but.committee	prof. Ing. Tomáš Vojnar, Ph.D. (předseda) doc. Dr. Ing. Petr Hanáček (místopředseda) Ing. František Grézl, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) Ing. Vladimír Veselý, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: Vysvětlete, zda a případně jak by bylo možné do Vašeho řešení integrovat automatické řešení hazardů.	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Vojnar, Tomáš	cs
dc.contributor.author	Ďurčo, Marián	cs
dc.contributor.referee	Češka, Milan	cs
dc.date.created	2017	cs
dc.description.abstract	Táto práca má slúžiť, ako doplnok výučby na tému RISC pipeline. Samotná práca je tvorená, ako webová aplikácia. Po preskúmaní rôznych nástrojov a knižníc vhodných na túto prácu sme zvolili hlavné dve knižnice React a Redux. Vytvorené riešenie umožňuje podľa vstupu inštrukcií zobraziť inštrukčný tok v RISC pipeline a zároveň stavy registrov a pamäte. Umožňuje jednoduchým spôsobom vykonávanie prechodov medzi jednotlivými časťami vizualizácie. Na základe danej vizualizácie je možné základné pochopenie princípov RISC pipeline a jednotlivých inštrukcií asembleru.	cs
dc.description.abstract	This thesis is intended to be a complement for learning about the RISC pipeline. Product of this thesis is a web application. After reviewing various tools and libraries suitable for this work, we have chosen two main libraries React and Redux. The created solution allows the instruction flow to be displayed in the RISC pipeline as well as states of the registers and the memory. It makes easy to perform transitions between the various parts of the visualization. This visualization allows a basic understanding of the RISC pipeline principles and also individual assembly instructions.	en
dc.description.mark	C	cs
dc.identifier.citation	ĎURČO, M. Vizualizace práce CPU [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2017.	cs
dc.identifier.other	106351	cs
dc.identifier.uri	http://hdl.handle.net/11012/69744
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	RISC	cs
dc.subject	vizualizácia	cs
dc.subject	prúdové spracovanie inštrukcií	cs
dc.subject	pipeline	cs
dc.subject	asembler	cs
dc.subject	webové aplikácie	cs
dc.subject	SPA	cs
dc.subject	React	cs
dc.subject	Redux	cs
dc.subject	RISC	en
dc.subject	visualisation	en
dc.subject	pipelining	en
dc.subject	pipeline	en
dc.subject	asembler	en
dc.subject	web applications	en
dc.subject	SPA	en
dc.subject	React	en
dc.subject	Redux	en
dc.title	Vizualizace práce CPU	cs
dc.title.alternative	Visualising CPU Activity	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2017-06-16	cs
dcterms.modified	2020-05-10-16:13:01	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	106351	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 19:01:17	en
sync.item.modts	2025.01.15 21:15:21	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Vizualizace práce CPU

Files

Original bundle

Collections