Perfektní hašování v FPGA
| but.committee | prof. Ing. Václav Dvořák, DrSc. (předseda) doc. Ing. Vladimír Janoušek, Ph.D. (místopředseda) Ing. Vladimír Bartík, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) Ing. Aleš Smrčka, Ph.D. (člen) | cs |
| but.defence | Studentka nejprve prezentovala výsledky, kterých dosáhla v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Studentka následně odpověděla na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studentky na položené otázky rozhodla práci hodnotit stupněm " B ". Otázky u obhajoby: Mohla byste zhodnotit obsazení pipeline v mix komponentě implementace Jankinsovy haše v průběhu výpočtu? Mohla byste uvést propustnost implementované jednotky pro výpočet perfektní haše? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kaštil, Jan | cs |
| dc.contributor.author | Matušová, Lucie | cs |
| dc.contributor.referee | Košař, Vlastimil | cs |
| dc.date.created | 2011 | cs |
| dc.description.abstract | Tato práce se zabývá návrhem a implementací perfektního hašování do FPGA pomocí metody FCH. Metoda vyniká paměťovou složitostí 2.6 bitů na klíč. Pro účely referenční implementace byla použita knihovna CMPH. Funkčnost implementované jednotky byla ověřena v simulacích programem ModelSim a experimenty na desce ML605 osazené čipem Virtex-6. Experimentální část práce se věnuje analýze možností zvýšení frekvence jednotky. Maximální dosažená frekvence činí 191 MHz. V závěru jsou diskutovány další možné směry práce. | cs |
| dc.description.abstract | This thesis deals with a design and implementation of a perfect hashing in FPGA by using an FCH method. The method requires 2.6 bits per key to be stored. For the purposes of reference implementation the CMPH library has been used. The functionality of the implemented unit was verified in simulations by the program ModelSim and by experiments on ML605 board bedded with Virtex-6 chip. An experimental part of this work applies to an analysis of enhancement possibilities of the frequency unit. Maximum achieved frequency is 191 MHz. Possible directions of this work are discussed in the conclusion. | en |
| dc.description.mark | B | cs |
| dc.identifier.citation | MATUŠOVÁ, L. Perfektní hašování v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011. | cs |
| dc.identifier.other | 42425 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/55789 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | perfektní hašování | cs |
| dc.subject | VHDL | cs |
| dc.subject | FPGA | en |
| dc.subject | perfect hashing | en |
| dc.subject | VHDL | en |
| dc.title | Perfektní hašování v FPGA | cs |
| dc.title.alternative | Perfect Hashing in FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2011-06-13 | cs |
| dcterms.modified | 2020-05-09-23:41:53 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 42425 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 17:51:06 | en |
| sync.item.modts | 2025.01.17 14:12:03 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |