Perfektní hašování v FPGA

Abstract

Tato práce se zabývá návrhem a implementací perfektního hašování do FPGA pomocí metody FCH. Metoda vyniká paměťovou složitostí 2.6 bitů na klíč. Pro účely referenční implementace byla použita knihovna CMPH. Funkčnost implementované jednotky byla ověřena v simulacích programem ModelSim a experimenty na desce ML605 osazené čipem Virtex-6. Experimentální část práce se věnuje analýze možností zvýšení frekvence jednotky. Maximální dosažená frekvence činí 191 MHz. V závěru jsou diskutovány další možné směry práce.This thesis deals with a design and implementation of a perfect hashing in FPGA by using an FCH method. The method requires 2.6 bits per key to be stored. For the purposes of reference implementation the CMPH library has been used. The functionality of the implemented unit was verified in simulations by the program ModelSim and by experiments on ML605 board bedded with Virtex-6 chip. An experimental part of this work applies to an analysis of enhancement possibilities of the frequency unit. Maximum achieved frequency is 191 MHz. Possible directions of this work are discussed in the conclusion.