Návrh vývojového kitu s obvodem FPGA
| but.committee | doc. Ing. Lukáš Fujcik, Ph.D. (předseda) doc. Ing. Jiří Vávra, Ph.D. (místopředseda) Ing. Vladimír Levek, Ph.D. (člen) Ing. Michal Pavlík, Ph.D. (člen) Ing. Radim Hrdý, Ph.D. (člen) Ing. Jiří Libich, Ph.D. (člen) | cs |
| but.defence | Student seznámil státní zkušební komisi s řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: 1) Byla řešena změna impedance při průchodu deskou? Všechny signály jsou navrženy na impedanci 50 Ohm. 2) Jaký software byl použit pro extrakci parametrů z layoutu? Bylo použito Altium. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Mikroelektronika a technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Fujcik, Lukáš | cs |
| dc.contributor.author | Zach, Petr | cs |
| dc.contributor.referee | Levek, Vladimír | cs |
| dc.date.accessioned | 2021-06-16T07:55:49Z | |
| dc.date.available | 2021-06-16T07:55:49Z | |
| dc.date.created | 2021 | cs |
| dc.description.abstract | Tato bakalářská práce se zabývá návrhem vývojového kitu s FPGA obvodem pro vývoj a implementaci logických obvodů. První kapitola popisuje různé typy programovatelných logických obvodů a srovnává jejich výhody a nevýhody. Také popisuje nejznámější způsoby konfigurace programovatelných logických obvodů a porovnává je mezi sebou. Druhá kapitola podrobně rozebírá architekturu Xilinx FPGA obvodu 7. řady. Třetí kapitola popisuje návrh vývojového kitu a programovacího zařízení. Také jsou zde shrnuty dostupné prostředky použitého FPGA obvodu, podrobně rozebrány periferie, které se na vývojovém kitu nachází a porovnání s vývojovými kity dostupnými na trhu. Poslední kapitola nastiňuje problematiku výroby prototypu vývojového kitu a jeho testování. | cs |
| dc.description.abstract | This bachelor thesis focuses on the design of a FPGA development kit for the development and implementation of logic circuits. The first chapter describes the various types of programmable logic devices and compares their advantages and disadvantages. Furthermore, the first chapter also describes the most common configurations of programmable logic devices and compares them to each other. The second chapter provides an in-depth description of the 7 series Xilinx FPGA architecture. The third chapter describes the design of the development kit and the programming device. Furthermore, the third chapter summarizes the available resources of the used FPGA as well as the devices and ports that are part of the development kit, and compares the development kit to other development kits available on the market. The final chapter outlines the process of producing and testing a development kit prototype. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | ZACH, P. Návrh vývojového kitu s obvodem FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021. | cs |
| dc.identifier.other | 134687 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/197997 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Xilinx FPGA obvod | cs |
| dc.subject | vývojový kit | cs |
| dc.subject | PLD | cs |
| dc.subject | architektura FPGA obvodu | cs |
| dc.subject | programovací technologie | cs |
| dc.subject | digitální obvody | cs |
| dc.subject | Xilinx FPGA | en |
| dc.subject | development kit | en |
| dc.subject | PLD | en |
| dc.subject | FPGA architecture | en |
| dc.subject | programmable technologies | en |
| dc.subject | digital circuits | en |
| dc.title | Návrh vývojového kitu s obvodem FPGA | cs |
| dc.title.alternative | Design of FPGA Development Kit | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2021-06-15 | cs |
| dcterms.modified | 2021-06-17-10:19:53 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 134687 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 19:58:46 | en |
| sync.item.modts | 2021.11.12 19:12:57 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 25.88 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_134687.html
- Size:
- 6.22 KB
- Format:
- Hypertext Markup Language
- Description:
- review_134687.html