Návrh a realizace matematických operací v obvodech FPGA

Simple item page
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) prof. Ing. Miroslav Husák, CSc. (místopředseda) Ing. Jan Prášek, Ph.D. (člen) prof. Ing. Jaroslav Boušek, CSc. (člen) Ing. Jiří Starý, Ph.D. (člen)cs
but.defenceOtázky oponenta 1. Vysvětlete, proč je rychlejší realizace sčítačky v obvodech ASIC než v obvodech FPGA (Tabulka 4). 2. Prováděl jste srovnání různých algoritmů a jejich implementaci i pro goniometrické funkce? Stručně toto srovnání popište.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášcs
dc.contributor.authorSoukup, Luděkcs
dc.contributor.refereeŠteffan, Pavelcs
dc.date.created2009cs
dc.description.abstractTato bakalářská práce se zabývá problematikou realizace matematických operací v prostředí digitálních obvodů architektur FPGA a ASIC. Pozornost je věnována algoritmům pro sčítání, odečítání, násobení a dělení, dále potom algoritmům pro výpočet goniometrických funkcí. Vybrané algoritmy jsou popsány v jazyce VHDL, syntetizovány a porovnány na základě získaných informací o výpočetním zpoždění a ploše, která je nutná pro jejich realizaci. V závěrečné části práce je diskutována možnost implementace těchto algoritmů.cs
dc.description.abstractThis bachelor’s thesis deals with the issue of realization of mathematical operations in digital circuits with a focus on FPGA and ASIC architectures. The attention is focused to algorithms for addition, subtraction, multiplication and division, further to algorithms for computing trigonometric functions. Chosen algorithms are described in VHDL language, synthesized, and they are compared in terms of acquired information about computing time and area which is required for its realization. In the final part of the thesis the possibility of implementation these algorithms is discussed.en
dc.description.markAcs
dc.identifier.citationSOUKUP, L. Návrh a realizace matematických operací v obvodech FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.cs
dc.identifier.other22461cs
dc.identifier.urihttp://hdl.handle.net/11012/830
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVHDLcs
dc.subjectFPGAcs
dc.subjectASICcs
dc.subjectMatematické operacecs
dc.subjectGoniometrické funkcecs
dc.subjectSpartan-3cs
dc.subjectVHDLen
dc.subjectFPGAen
dc.subjectASICen
dc.subjectMathematical operationsen
dc.subjectTrigonometric functionsen
dc.subjectSpartan-3en
dc.titleNávrh a realizace matematických operací v obvodech FPGAcs
dc.title.alternativeDesign and realization of mathematical operations in FPGA circuitsen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2009-06-12cs
dcterms.modified2009-07-07-11:45:16cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid22461en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 13:12:56en
sync.item.modts2025.01.17 09:55:00en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.57 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
1.4 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_22461.html
Size:
8.29 KB
Format:
Hypertext Markup Language
Description:
file review_22461.html
Download
Collections
2009