Číslicový model architektury Network on Chip pro diagnostické účely
but.committee | doc. Ing. Jiří Háze, Ph.D. (předseda) Ing. Břetislav Mikel, Ph.D. (místopředseda) Ing. Alexandr Otáhal, Ph.D. (člen) Ing. Vojtěch Dvořák (člen) Ing. Miroslav Zatloukal (člen) | cs |
but.defence | Student seznámil členy komise se svou bakalářskou prací. Dále student zodpověděl všechny otázky kladéné během obhajoby a také otázky od openenta: Velikost FIFO ve směrovačích je dle mého názoru velice malá. Je to z důvodu, že je FIFO implementováno jako registrová paměť, nebo z jiného? Může nastat případ, že se FIFO ve směrovači zahltí? Jak je toto indikováno jednotce snažící se odesílat data a jak má tato jednotka reagovat? Je doplnění dat paritou dostatečné pro kontrolu chybného přenosu? Je možné systém rozšířit o kontrolu pomocí jiného mechanismu, který by potenciálně vyloučil víc chybových případů? Student odpovídal relativně plynně. | cs |
but.jazyk | čeština (Czech) | |
but.program | Mikroelektronika a technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Šťáva, Martin | cs |
dc.contributor.author | Valachovič, Marek | cs |
dc.contributor.referee | Bohrn, Marek | cs |
dc.date.accessioned | 2020-06-24T07:57:14Z | |
dc.date.available | 2020-06-24T07:57:14Z | |
dc.date.created | 2020 | cs |
dc.description.abstract | Z důvodu stále se zvyšující se integrace na čipu je komunikace pomocí sběrnice čím dál méně výhodná. Z toho důvodu vznikl Network on Chip (NoC) jakožto řešení tohoto problému. V této práci jsou popsány základní bloky, ze kterých se NoC architektura skládá. Dále je podrobně popsán model této architektury s názvem Bonfire, jsou rozebrány jak funkční bloky, ze kterých je směrovač vytvořen tak i síťové rozhraní které spojuje tento směrovač s výkonnou jednotkou. | cs |
dc.description.abstract | Due to increasing integration on the chip, bus structure for on-chip comunication is less and less advantageous. For this reason, Network on Chip (NoC) was created as a solution to this problém. In this work, the basic blocks of the NoC architecture are described. The model of this architecture called Nonfire is described in detail, both function blocks, from which the router is created, and the network Interface Connecting this router with the Processing Element. | en |
dc.description.mark | B | cs |
dc.identifier.citation | VALACHOVIČ, M. Číslicový model architektury Network on Chip pro diagnostické účely [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020. | cs |
dc.identifier.other | 127065 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/190350 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | Network on Chip | cs |
dc.subject | směrovač | cs |
dc.subject | NoC Bonfire | cs |
dc.subject | řízení toku dat | cs |
dc.subject | výkonost sítě | cs |
dc.subject | Network on Chip | en |
dc.subject | Router | en |
dc.subject | NoC Bonfire | en |
dc.subject | Flow Control | en |
dc.subject | network performance | en |
dc.title | Číslicový model architektury Network on Chip pro diagnostické účely | cs |
dc.title.alternative | A Digital Network-on-chip Architecture Model for Diagnostics | en |
dc.type | Text | cs |
dc.type.driver | bachelorThesis | en |
dc.type.evskp | bakalářská práce | cs |
dcterms.dateAccepted | 2020-06-23 | cs |
dcterms.modified | 2020-06-25-13:55:22 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 127065 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2021.11.12 19:58:43 | en |
sync.item.modts | 2021.11.12 19:40:03 | en |
thesis.discipline | bez specializace | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
thesis.level | Bakalářský | cs |
thesis.name | Bc. | cs |