Realizace plošného spoje s vysokorychlostními přenosy dat
but.committee | prof. Ing. Zdeněk Smékal, CSc. (předseda) prof. Ing. Ivan Baroňák, Ph.D. (místopředseda) Ing. Rudolf Procházka (člen) Ing. Pavel Bezpalec, Ph.D. (člen) Ing. Petr Ilgner (člen) Ing. Martin Štůsek, Ph.D. (člen) Ing. Antonín Bohačík (člen) | cs |
but.defence | Student prezentoval výsledky své práce a komise byla seznámena s posudky a odpověděl na otázky členů komise a oponenta. Student obhájil diplomovou práci s výhradami. Otázky: 1) U obr. 1.4 tvrdíte, že kvůli pahýlu prokovu "dojde ke 100% odrazu". Platí to vždy? Případně jaké podmínky šíření signálu musejí být splněny, aby takový extrémní případ skutečně nastal? 2) Vysvětlete význam řádku "signálové oddělení" v tab. 1.2. Proč je pro Model 1 "vhodné" a pro Model 3 "nevhodné"? Nemělo by to být naopak? Nejsou podobné chyby i v tab. 1.3.? | cs |
but.jazyk | čeština (Czech) | |
but.program | Telekomunikační a informační technika | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Krajsa, Ondřej | cs |
dc.contributor.author | Čunderlík, Dávid | cs |
dc.contributor.referee | Hanák, Pavel | cs |
dc.date.accessioned | 2022-06-08T07:54:10Z | |
dc.date.available | 2022-06-08T07:54:10Z | |
dc.date.created | 2022 | cs |
dc.description.abstract | Táto práca sa zaoberá problematikou návrhu DPS s vysokorýchlostnými zbernicami a signálovými trasami. Teoreticky popisuje príčiny vzniku problémov spojených s návrhom týchto systémov a ich všeobecné riešenia. Je kladený dôraz na odporúčania pre návrhy systémov s pamäťami DDR3/4 a rozhraním PCIe. V práci je popísané odporúčanie pre každý kritický bod návrhu a ukážkou týchto odporúčaní je navrhnutá DPS s ARM procesorom TI AM6526 na 8-vrstvovom plošnom spoji o formáte "System on module" s veľkosťou 80x60\,mm. Napojenie tohto "SoM" na rozširujúce dosky je riešené cez dvojicu DF40-100DS konektorov a samotný "SoM" obsahuje 4 pamäťové moduly DDR4 rozhranie pre karty Micro-SD, 16GB eMMC pamäte. | cs |
dc.description.abstract | This master’s thesis covers the design of PCBs with high-speed buses and signal paths. Theoretically describes the causes of problems associated with the design of these systems and their general solutions. Emphasis is placed on recommendations for system designs with DDR3 / 4 memories and PCIe interface. The work describes the recommendation for each critical point of the design and an example of these recommendations is designed PCB with ARM processor TI AM6526 on an 8-layer printed circuit board in the format "System on module" with a size of 80x60 \, mm. The connection of this "SoM" to the expansion boards is solved via a pair of DF40-100DS connectors and the "SoM" itself contains 4 memory modules DDR4 interface for Micro-SD cards, 16GB eMMC memory. | en |
dc.description.mark | E | cs |
dc.identifier.citation | ČUNDERLÍK, D. Realizace plošného spoje s vysokorychlostními přenosy dat [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022. | cs |
dc.identifier.other | 141361 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/204723 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | ARM | cs |
dc.subject | Texas Instruments | cs |
dc.subject | návrh | cs |
dc.subject | schéma | cs |
dc.subject | Compute Module | cs |
dc.subject | DPS | cs |
dc.subject | AM6526 | cs |
dc.subject | Autodesk Eagle | cs |
dc.subject | ARM | en |
dc.subject | Texas Instruments | en |
dc.subject | design | en |
dc.subject | schematics | en |
dc.subject | Compute module | en |
dc.subject | PCB | en |
dc.subject | AM6526 | en |
dc.subject | Autodesk Eagle | en |
dc.title | Realizace plošného spoje s vysokorychlostními přenosy dat | cs |
dc.title.alternative | Implementation of printed circuit board with high-speed data lines | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2022-06-07 | cs |
dcterms.modified | 2022-06-07-10:44:53 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 141361 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2022.06.08 09:54:10 | en |
sync.item.modts | 2022.06.08 08:15:26 | en |
thesis.discipline | bez specializace | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 11.56 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_141361.html
- Size:
- 5.1 KB
- Format:
- Hypertext Markup Language
- Description:
- review_141361.html