Akcelerace lineárního genetického programování v hardware
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Sekanina, Lukáš | cs |
| dc.contributor.author | Ťupa, Josef | cs |
| dc.contributor.referee | Bidlo, Michal | cs |
| dc.date.accessioned | 2018-10-21T17:23:03Z | |
| dc.date.available | 2018-10-21T17:23:03Z | |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Tato práce se zabývá návrhem a implementací hardwarové akcelerace lineárního genetického programování symbolické regrese. Práce obsahuje teoretický úvod do problematiky moderních metod návrhu hardware a genetického programování. V dalších částech práce je popsán návrh a implementace akcelerátoru LGP pro symbolickou regresi. | cs |
| dc.description.abstract | The aim of this thesis is to design and implement hardware acceleration of linear genetic programming for symbolic regression. The thesis contains a theoretical introduction into the studies of modern hardware and genetic programming design. Design and implementation of the LGP for symbolic regression is described in the rest of the thesis. | en |
| dc.description.mark | D | cs |
| dc.identifier.citation | ŤUPA, J. Akcelerace lineárního genetického programování v hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009. | cs |
| dc.identifier.other | 25997 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54429 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Hardwarová akcelerace | cs |
| dc.subject | programovatelná hradlová pole | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | lineární genetické programování | cs |
| dc.subject | symbolická regrese. | cs |
| dc.subject | Hardware acceleration | en |
| dc.subject | field-programmable gate array | en |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.subject | linear genetic programming | en |
| dc.subject | symbolic regression. | en |
| dc.title | Akcelerace lineárního genetického programování v hardware | cs |
| dc.title.alternative | Accelerated Linear Genetic Programming in Hardware | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2009-06-19 | cs |
| dcterms.modified | 2020-05-09-23:41:42 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25997 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.10 01:04:03 | en |
| sync.item.modts | 2020.05.10 00:22:30 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |