Akcelerace OVS s využitím akcelerační karty s FPGA

Loading...
Thumbnail Image

Date

Authors

Vido, Matej

Mark

A

Journal Title

Journal ISSN

Volume Title

Publisher

Vysoké učení technické v Brně. Fakulta informačních technologií

ORCID

Abstract

Výkon virtuálneho prepínača Open vSwitch (OVS) je nedostatočný pre súčasné požiadavky na kapacitu liniek pre pripojenie serverov. Preto vznikajú snahy o akceleráciu OVS či už na úrovni softvéru, ale aj prenesením záťaže do sieťovej karty. V tejto práci je riešená problematika akcelerácie OVS s využitím sieťových kariet COMBO pre 100G Ethernet vyvíjaných združením CESNET. Navrhnuté riešenie využíva firmvér pre FPGA generovaný z popisu v jazyku P4 pre klasifikáciu paketov v karte a framework DPDK pre dátové prenosy a nahrávanie klasifikačných pravidiel do karty. Pri preposielaní jedného dátového toku z fyzického rozhrania na fyzické rozhranie s využitím jedného jadra CPU je pri najkratších rámcoch dosahovaná rýchlosť prenosu paketov 11,2 Mp/s (10-krát viac ako s klasickým OVS) s klasifikáciou v karte a 5,9 Mp/s bez klasifikácie v karte.
The performance of the virtual switch Open vSwitch (OVS) is insufficient to satisfy the current requirements for link bandwidth of the server connections. There is an effort to accelerate the OVS both in the software and in the hardware by offloading the datapath to the smart network interface cards. In this work the COMBO card for 100G Ethernet developed by CESNET is used to accelerate the OVS. The suggested solution utilizes the firmware for FPGA generated from the definition in the P4 language to classify the packets in the card and DPDK for the data transfers and offloading the classification rules into the card. Forwarding of one flow with the shortest frames from physical to physical interface using one CPU core reaches forwarding rate of 11.2 Mp/s (10 times more than the standard OVS) with classification in the card and 5.9 Mp/s without classification in the card.

Description

Citation

VIDO, M. Akcelerace OVS s využitím akcelerační karty s FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.

Document type

Document version

Date of access to the full text

Language of document

cs

Study field

Bezpečnost informačních technologií

Comittee

doc. Dr. Ing. Petr Hanáček (předseda) prof. Ing. Martin Drahanský, Ph.D. (místopředseda) doc. Ing. Radim Burget, Ph.D. (člen) doc. Ing. Vladimír Drábek, CSc. (člen) doc. Mgr. Lukáš Holík, Ph.D. (člen) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen)

Date of acceptance

2018-06-20

Defence

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V práci uvádíte, že aktuální verze PMD ovladače je postavena nad sze2 rozhraním a provádí kopii paketů do mbuf struktury. O kolik by se mohla zvýšit propustnost systému, pokud by jste použil paketové DMA řadiče (přímý přenos do mbuf struktury).

Result of defence

práce byla úspěšně obhájena

DOI

Collections

Endorsement

Review

Supplemented By

Referenced By

Citace PRO