Implementace kryptografických schémat na malých platformách FPGA
but.committee | doc. Ing. Petr Mlýnek, Ph.D. (předseda) doc. Ing. Zdeněk Martinásek, Ph.D. (místopředseda) Ing. Lukáš Benešl (člen) Ing. Tomáš Lieskovan, Ph.D. (člen) Mgr. Jakub Vostoupal, Ph.D. (člen) Ing. Radek Hartman, MBA (člen) Ing. Ondřej Rášo, Ph.D. (člen) | cs |
but.defence | Studentka prezentovala výsledky své práce a komise byla seznámena s posudky. Studentka obhájila bakalářskou práci a odpověděla na otázky členů komise a oponenta. Otázky: Jak je výsledná optimalizace efektivní ve srovnání s původní ve veličinách jako je propustnost nebo maximální frekvence (časové nároky na obvod)? Proč nejsou uvedeny všechny výsledky u všech projektů? Jak si domluví strany klíče? | cs |
but.jazyk | slovenština (Slovak) | |
but.program | Informační bezpečnost | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Dobiáš, Patrik | sk |
dc.contributor.author | Pukšová, Ráchel | sk |
dc.contributor.referee | Cíbik, Peter | sk |
dc.date.created | 2024 | cs |
dc.description.abstract | Ciel bakalárskej práce predstavuje implementácia šifrovacieho algoritmu AES-GCM na dosku FPGA Nexys-A7. Približuje problematiku kryptografie a autentifikácie pri prenose dát, ako aj popisuje technológiu FPGA. Implementácia bola prevedená v jazyku VHDL. Akožto jazyku popisujúceho hardware. Analyzuje projekt poskytnutý Ústavom telekomunikácií Vysokého učení technického, ktorý je určený na úpravu pre dosiahnutie stanoveného cieľu. V praktickej časti rozoberá vykonané úpravy a testy, ktoré overili funkčnosť implementácie. Porovnáva využitie zdrojov s pôvodným projektom, ako nástroj pre lepšie pochopenie dopadu vykonaných úprav. Táto práca je zároveň porovnaná s existujúcimi riešeniami AES-GCM. Na záver sú uvedené návrh na ďalšie úpravy, ktoré by mohli byť vykonané na dosiahnutie nižších cieľov. | sk |
dc.description.abstract | The objective of the bachelor thesis is to implement the AES-GCM encryption algorithm on a Nexys A7-100T FPGA board. It introduces the issues of cryptography and authentication in data transmission as well as describes the FPGA technology. The implementation has been done in VHDL, as a hardware description language. It analyses the project provided by the Institute of Telecommunications of Brno University of Technology, which is intended to be modified to achieve the stated goal. In the practical part, it discusses the modifications made and the tests that verified the functionality of the implementation. It compares resource utilization with the original project as a tool to better understand the impact of the modifications made. This work is also compared with existing AES-GCM solutions. Finally, suggestions are given for further modifications that could be made to achieve lower goals. | en |
dc.description.mark | B | cs |
dc.identifier.citation | PUKŠOVÁ, R. Implementace kryptografických schémat na malých platformách FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024. | cs |
dc.identifier.other | 155512 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/246434 | |
dc.language.iso | sk | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | FPGA | sk |
dc.subject | VHDL | sk |
dc.subject | AES | sk |
dc.subject | AES-GCM | sk |
dc.subject | LUT | sk |
dc.subject | FF | sk |
dc.subject | BRAM | sk |
dc.subject | Kryptografia | sk |
dc.subject | Autentifikácia dát | sk |
dc.subject | FPGA | en |
dc.subject | VHDL | en |
dc.subject | AES | en |
dc.subject | AES-GCM | en |
dc.subject | LUT | en |
dc.subject | FF | en |
dc.subject | BRAM | en |
dc.subject | Cryptography | en |
dc.subject | Authentication of data | en |
dc.title | Implementace kryptografických schémat na malých platformách FPGA | sk |
dc.title.alternative | Cryptographic schemes implementation on small FPGA platforms | en |
dc.type | Text | cs |
dc.type.driver | bachelorThesis | en |
dc.type.evskp | bakalářská práce | cs |
dcterms.dateAccepted | 2024-06-10 | cs |
dcterms.modified | 2024-06-12-10:23:14 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 155512 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.17 17:17:36 | en |
sync.item.modts | 2025.01.15 16:57:01 | en |
thesis.discipline | bez specializace | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
thesis.level | Bakalářský | cs |
thesis.name | Bc. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 2.39 MB
- Format:
- Adobe Portable Document Format
- Description:
- file final-thesis.pdf
Loading...
- Name:
- appendix-1.zip
- Size:
- 272.66 KB
- Format:
- Unknown data format
- Description:
- file appendix-1.zip
Loading...
- Name:
- review_155512.html
- Size:
- 6.96 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_155512.html