Vývoj algoritmu pro optimalizaci hodinově vyvážených buněk v digitálně standardní knihovně

Simple item page
but.committeedoc. Ing. Petr Kadlec, Ph.D. (předseda) doc. Ing. Jiří Háze, Ph.D. (člen) Ing. Jan Špůrek, Ph.D. (člen) doc. Ing. Ladislav Polák, Ph.D. (místopředseda) Ing. Josef Vychodil, Ph.D. (člen)cs
but.defenceStudent prezentuje výsledky a postupy řešení své závěrečné práce. Vedoucí čte posudek svůj i oponenta závěrečné práce. Student s obsahem posudků souhlasí. Student odpovídá na všechny otázky oponenta. Doc. Kadlec: Jak by se náročnost měnila s nastavováním parametru F? Jaké jiné parametry lze měnit? Student odpovídá na otázky částečně nebo otázce nerozumí. Jaká je náročnost algoritmu? Student po nápovědě odpovídá. Co je lokální a globální extrém u fitness skóre? Jaký tvar má křivka fitness skóre? Student nedokáže odpovědět. Doc. Polák: Jak jste získal data ze simulací do grafů? Student odpovídá uspokojivě. V čem jste simuloval obvody? Student odpovídá.cs
but.jazykčeština (Czech)
but.programElektronika a komunikační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKrál, Vojtěchcs
dc.contributor.authorKříž, Lukášcs
dc.contributor.refereeFrýza, Tomášcs
dc.date.created2024cs
dc.description.abstractBakalářská práce se zaměřuje na analýzu a optimalizaci hodinově vyvážených buněk v digitální standardní knihovně. Cílem práce bylo prozkoumat dopad buněk v CMOS technologii a posoudit jejich vliv na stabilitu hodinového signálu. Důraz byl kladen na dopad nevyvážených hodinových buněk v cestě hodinového signálu a jsou popsány následky, které mohou nastat, pokud jsou tyto buňky použity. V rámci bakalářské práce byly ručně simulovány buňky logických operátorů, jako je buffer, invertor, AND a OR. Je zde ukázáno, jak se buňky zapojují v CMOS technologii pomocí PMOS a NMOS tranzistorů a je popsán proces, jak se buňka vyvažuje. Veškeré simulace byly prováděny v prostředí ngspice. Následně byl celý proces zautomatizován vývojem algoritmu v jazyku Python.cs
dc.description.abstractThe bachelor thesis focuses on the analysis and optimization of clock-balanced cells in a digital standard library. The bachelor thesis was to explore the impact of cells in CMOS technology and assess their influence on the stability of the clock signal. Emphasis was placed on the effects of unbalanced clock cells in the path of the clock signal path, and the consequences that may arise if these cells are used. As part of the bachelor thesis, cells of logical operators such as buffer, inverter, AND, and OR were simulated. It is demonstrated how these cells are implemented in CMOS technology using PMOS and NMOS transistors, and the process of cell balancing is described. All simulations were conducted in the ngspice environment. Subsequently, the whole process was automated by developing an algorithm in Python.en
dc.description.markBcs
dc.identifier.citationKŘÍŽ, L. Vývoj algoritmu pro optimalizaci hodinově vyvážených buněk v digitálně standardní knihovně [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.cs
dc.identifier.other159030cs
dc.identifier.urihttp://hdl.handle.net/11012/246738
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectDigitální Standardní buňkacs
dc.subjectCMOS technologiecs
dc.subjectHodinově vyvážené buňkycs
dc.subjectHodinově nevyvážené buňkycs
dc.subjectHold timecs
dc.subjectSetup timecs
dc.subjectStatická časová analýzacs
dc.subjectSyntéza hodinového stromucs
dc.subjectNetlistcs
dc.subjectPythoncs
dc.subjectDiferenciální evolucecs
dc.subjectMetoda půlení intervalůcs
dc.subjectDigital standard cellen
dc.subjectCMOS technologyen
dc.subjectClock balanced cellsen
dc.subjectClock unbalanced cellsen
dc.subjectHold timeen
dc.subjectSetup timeen
dc.subjectStatic timing analysisen
dc.subjectClock tree synthesisen
dc.subjectnetlisten
dc.subjectPythonen
dc.subjectDifferential evolutionen
dc.subjectInterval halving methoden
dc.titleVývoj algoritmu pro optimalizaci hodinově vyvážených buněk v digitálně standardní knihovněcs
dc.title.alternativeDevelopment of an algorithm for optimizing clock balanced cells in a digital standard cell libraryen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2024-06-11cs
dcterms.modified2024-06-12-12:09:18cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid159030en
sync.item.dbtypeZPen
sync.item.insts2025.03.17 17:19:18en
sync.item.modts2025.01.15 18:27:51en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
5.42 KB
Format:
Unknown data format
Description:
file appendix-1.zip
Download
Thumbnail Image
Name:
review_159030.html
Size:
8.43 KB
Format:
Hypertext Markup Language
Description:
file review_159030.html
Download
Collections
2024