Návrh a realizace sigma-delta převodníku AD v technice SC

Abstract

Práce se zabývá návrhem nového sigma-delta převodníku vyššího řádu využívajícího techniku spínaných kapacitorů. V programu MATLAB SIMULINK byl navržen a simulován ideální a reálný model architektury modulátoru sigma-delta 3. řádu. Jednotlivé bloky modulátoru sigma-delta 3. řádu byly navrženy na tranzistorové úrovni v technologii CMOS na základě výsledků simulací reálného modelu architektury v programu MATLAB SIMULINK. Byl navržen plně diferenční operační zesilovač, integrátor využívající techniku spínaných kapacitorů, sumační zesilovač, komparátor, jednobitový převodník DA a generátor řidicích hodinových signálů. Obvodové řešení modulátoru sigma-delta 3. řádu bylo simulováno v prostředí CADENCE. U obvodu operačního zesilovač a integrátoru byl vytvořen layout. Pomocí programu MATLAB byl navržen také decimační filtr.The work deals with the design of novel high order sigma-delta AD converter using switched-capacitors approach. Model of the ideal and real architecture of the third order sigma-delta modulator was designed in MATLAB SIMULINK. The comparison of the ideal and real model of sigma delta architecture is described in this thesis. On the basis of simulation results in MATLAB SIMULINK the stages of modulator on transistors level in CMOS technology were designed. Fully differential operational amplifier, switched capacitor integrator, summing amplifier, comparator, one bit digital to analog converter and nonoverlapping clock generator were designed. The circuit of third order sigma-delta modulator was simulated in CADENCE. Layout of operational amplifier and switched capacitor integrator was made. Through the use of MATLAB was designed decimation filter as well.