Implementace generického procesoru v FPGA
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Martínek, Tomáš | cs |
| dc.contributor.author | Mikušek, Petr | cs |
| dc.contributor.referee | Kořenek, Jan | cs |
| dc.date.created | cs | |
| dc.description.abstract | Tato práce se zabývá studií architektur vhodných pro vestavěné procesory, mezi něž patří i přenosem spouštěné architektury (TTA). Tyto architektury se programují uvedením přenosů dat a operace se spouští jako jejich vedlejší efekt. V tradičních operací spouštěných architekturách (OTA) program přímo udává požadované operace. Přesuny dat jsou v režii hardware a nemohou být řízeny a optimalizovány kompilátorem v době kompilace. Tento přístup přináší spoustu výhod po stránkách hardwarových i softwarových. Cílem této práce bylo provést návrh a implementaci ukázkového TTA procesoru v jazyce VHDL s následným ověřením realizace v hradlovém poli FPGA. Tento procesor je navržen do značné míry jako generický, tj. nastavitelný sadou parametrů, jako je datová šířka, počty sběrnic, atd. | cs |
| dc.description.abstract | This thesis studies processor architectures suitable for embedded processors. This includes Transport Triggered Architectures (TTA). TTA is programmed by specifying data transport; operations are triggered as a side effect of data transports. In traditional Operation Triggered Architectures (OTA) requested operations are determined by program. Data transports are handled internally by hardware so it's impossible to control and optimize data transfer by compiler. This approach brings an advantage of hardware and software aspects. The aim of this thesis is to design and implement a sample TTA processor in VHDL followed by realization in FPGA. This processor is designed in a generic manner, i.e. customized by set of generic parameters such as data width, number of buses, etc. | en |
| dc.description.mark | B | cs |
| dc.identifier.citation | MIKUŠEK, P. Implementace generického procesoru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 15302 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54028 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | přenosem spouštěné architektury | cs |
| dc.subject | VLIW | cs |
| dc.subject | architektury procesorů | cs |
| dc.subject | VHDL | cs |
| dc.subject | COMBO6X | cs |
| dc.subject | FPGA | cs |
| dc.subject | Virtex-II Pro | cs |
| dc.subject | transport triggered architectures | en |
| dc.subject | VLIW | en |
| dc.subject | processor architectures | en |
| dc.subject | VHDL | en |
| dc.subject | COMBO6X | en |
| dc.subject | FPGA | en |
| dc.subject | Virtex-II Pro | en |
| dc.title | Implementace generického procesoru v FPGA | cs |
| dc.title.alternative | Implementation of Generic Processor in FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.modified | 2020-05-09-23:39:48 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 15302 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:43:40 | en |
| sync.item.modts | 2025.01.17 12:11:36 | en |
| thesis.discipline | Počítačové systémy a sítě | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |