Návrh testeru paměti RAM ve VHDL
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Strnadel, Josef | cs |
| dc.contributor.author | Charvát, Jiří | cs |
| dc.contributor.referee | Straka, Martin | cs |
| dc.date.created | cs | |
| dc.description.abstract | Tato práce popisuje problematiku hardwarového testování polovodičových pamětí. Popisuje princip fungování základních typů pamětí, způsob, jakým uchovávají data a způsob komunikace. Dále ukazuje typické poruchy, které v těchto pamětech mohou nastat. Součástí je také návrh a implementace modelu paměti a testeru v jazyce VHDL. Do paměti je možné zanést chyby a následně je připojeným testerem odhalit. Závěrem je nastíněno, jaká je úspěšnost při detekci různých druhů chyb použitím různých druhů testů. Zaměřuje se hlavně na detekci chyb pomocí march testu a jeho variant. | cs |
| dc.description.abstract | This paper describes various approaches to hardware testing semiconductor memory. We describe the priciple of basic memory types, the way which each of them stores information and their comunication protocol. Following part deals with common failures which may occur in the memory. The section also describes the implementation of memory model and tester designed in VHDL language. It is possible to inject some errors into memory, which are later detected by the tester. The final section shows the response of tester to various error types according to used error detection method. The paper is especially focused on failure detection by variants of march test. | en |
| dc.description.mark | C | cs |
| dc.identifier.citation | CHARVÁT, J. Návrh testeru paměti RAM ve VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 15285 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/53954 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Test | cs |
| dc.subject | paměť | cs |
| dc.subject | RAM | cs |
| dc.subject | paměťová buňka | cs |
| dc.subject | SRAM | cs |
| dc.subject | DRAM | cs |
| dc.subject | statická paměť | cs |
| dc.subject | dynamická paměť | cs |
| dc.subject | chyby | cs |
| dc.subject | March test | cs |
| dc.subject | VHDL | cs |
| dc.subject | dekodér adres. | cs |
| dc.subject | Test | en |
| dc.subject | memory | en |
| dc.subject | RAM | en |
| dc.subject | memory cell | en |
| dc.subject | SRAM | en |
| dc.subject | DRAM | en |
| dc.subject | static memory | en |
| dc.subject | dynamic memory | en |
| dc.subject | error | en |
| dc.subject | march test | en |
| dc.subject | address decoder. | en |
| dc.title | Návrh testeru paměti RAM ve VHDL | cs |
| dc.title.alternative | RAM-Tester Design in VHDL | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.modified | 2020-05-09-23:40:33 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 15285 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:42:58 | en |
| sync.item.modts | 2025.01.16 13:31:42 | en |
| thesis.discipline | Počítačové systémy a sítě | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |