Návrh a implementace prostředků pro zvýšení výkonu procesoru
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika a informatika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Strnadel, Josef | cs |
| dc.contributor.author | Zlatohlávková, Lucie | cs |
| dc.contributor.referee | Sekanina, Lukáš | cs |
| dc.date.created | cs | |
| dc.description.abstract | Tato diplomová práce je zaměřená na problematiku architektur procesorů. Základem projektu je návrh jednoduchého procesoru, který je obohacen o moderní prvky a principy používané v architekturách procesorů, jako jsou pipelining, cache a predikce skoků. Navržený procesor je implementován pomocí jazyka VHDL a simulován v prostředí programu ModelSim. | cs |
| dc.description.abstract | This masters thesis is focused on the issue of processor architecture. The ground of this project is a design of a simple processor, which is enriched by modern components in processor architecture such as pipelining, cache memory and branch prediction. The processor has been made in VHDL programming language and was simulated in ModelSim simulation tool. | en |
| dc.description.mark | D | cs |
| dc.identifier.citation | ZLATOHLÁVKOVÁ, L. Návrh a implementace prostředků pro zvýšení výkonu procesoru [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 14878 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/187521 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Architektura | cs |
| dc.subject | Počítač | cs |
| dc.subject | Procesor | cs |
| dc.subject | Instrukce | cs |
| dc.subject | Pipelining | cs |
| dc.subject | Predikce skoků | cs |
| dc.subject | Paměť cache. | cs |
| dc.subject | Architecture | en |
| dc.subject | Computer | en |
| dc.subject | Processor | en |
| dc.subject | Instruction | en |
| dc.subject | Pipelining | en |
| dc.subject | Branch prediction | en |
| dc.subject | Cache memory. | en |
| dc.title | Návrh a implementace prostředků pro zvýšení výkonu procesoru | cs |
| dc.title.alternative | Design and Implementation of Mechanisms for Enhancing Performance of CPU | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.modified | 2020-05-09-23:40:17 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 14878 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 15:01:26 | en |
| sync.item.modts | 2025.01.17 11:59:14 | en |
| thesis.discipline | Výpočetní technika a informatika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |