Univerzální modul s připojením na ethernet

Simple item page
but.committeedoc. Ing. Bohumil Horák, Ph.D. (předseda) doc. Ing. Petr Blaha, Ph.D. (místopředseda) Ing. Soňa Šedivá, Ph.D. (člen) Ing. Miloslav Richter, Ph.D. (člen) mjr. Ing. Václav Křivánek, Ph.D. (člen)cs
but.defenceStudent obhájil diplomovou práci.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorBurian, Františekcs
dc.contributor.authorŘeháček, Tomášcs
dc.contributor.refereeValach, Soběslavcs
dc.date.created2015cs
dc.description.abstractDiplomová práce se zabývá vytvořením univerzálního modulu s připojením na ethernet a jeho použitím pro měření digitálních veličin. Hlavními součástmi modulu jsou hradlové pole typu FPGA, mikroprocesor, PHY čip a konektor RJ45. V práci je navržena deska plošných spojů v programu Eagle. Krabička pro desku je vytvořena v programu SketchUp a vytištěna na 3D tiskárně. Ve vytvořeném univerzálním modulu je implementován kód plnící funkci logického analyzátoru. Data naměřená analyzátorem jsou odesílána na ethernet pomocí UDP/IPv4 protokolu. Poslední částí práce je vytvoření aplikace v jazyce C# pro zobrazení naměřených průběhů v PC.cs
dc.description.abstractThis master’s thesis deals with creating a universal module with Ethernet interface and its using for digital values measurement. The main module components are gate array FPGA, microprocessor, PHY chip and RJ45 connector. Printed circuit board is in this thesis designed in Eagle. The chase for board is drawn in SketchUp and printed on a 3D printer. There is a code implemented in created universal module that is performing the function of logic analyzer. Data measured by the analyzer are sent to the Ethernet using UDP/IPv4 protocol. The last part is creating an application in C# to display the measured waveforms on a PC.en
dc.description.markAcs
dc.identifier.citationŘEHÁČEK, T. Univerzální modul s připojením na ethernet [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.cs
dc.identifier.other84303cs
dc.identifier.urihttp://hdl.handle.net/11012/38486
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAcs
dc.subjectSTM32F4cs
dc.subjectEthernetcs
dc.subjectMIIcs
dc.subjectIPv4cs
dc.subjectUDPcs
dc.subjectlogický analyzátorcs
dc.subject3D tiskcs
dc.subjectFPGAen
dc.subjectSTM32F4en
dc.subjectEtherneten
dc.subjectMIIen
dc.subjectIPv4en
dc.subjectUDPen
dc.subjectlogic analyzeren
dc.subject3D printen
dc.titleUniverzální modul s připojením na ethernetcs
dc.title.alternativeUniversal ethernet moduleen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2015-06-09cs
dcterms.modified2015-06-15-07:23:18cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid84303en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:16:31en
sync.item.modts2025.01.17 14:11:35en
thesis.disciplineKybernetika, automatizace a měřenícs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.46 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
9.26 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_84303.html
Size:
4.5 KB
Format:
Hypertext Markup Language
Description:
file review_84303.html
Download
Collections
2015