Záznamy ze simulace kde je zachyceno zahájení a ukončení vyčítání dat z FIFO paměti.

start vycitani z FIFO.png - zahájení vyčítání dat při polovičním naplnění paměti FIFO
			  - procesor_RDY => 1
			  - zahájení odesílání po SPI
			  - s "rd_en" vystavení dalších dat na výstup FIFO
			  - s "wr_en" uložení dat z měřících vstupů spolešně s časem


start vycitani z FIFO.png - ukončení vyčítání dat při prázdné FIFO
			  - procesor_RDY => 0
			  - odeslání poslednho vzorku po SPI
			  - s "wr_en" uložení dat a jejich vystavení na výstup (FWFS model paměti), když je paměť prázdná