Implementace algoritmu SHA-3 do FPGA
| but.committee | doc. Ing. Zdeněk Bradáč, Ph.D. (předseda) Ing. Soňa Šedivá, Ph.D. (místopředseda) Ing. Petr Petyovský, Ph.D. (člen) Ing. Lukáš Pohl, Ph.D. (člen) Ing. Radek Štohl, Ph.D. (člen) Ing. Libor Veselý, Ph.D. (člen) | cs |
| but.defence | Student obhájil bakalářskou práci. Komise neměla žádné námitky k řešené práci. Během odborné rozpravy odpovídal na dotazy týkající se zrychlení výpočtu dílčích permutací a principu implementovaného algoritmu. Hlouběji byly řešeny výsledky porovnání studentem navrženého algoritmu a již dostupných řešení. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Automatizační a měřicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Valach, Soběslav | cs |
| dc.contributor.author | Ohnút, Petr | cs |
| dc.contributor.referee | Macho, Tomáš | cs |
| dc.date.created | 2020 | cs |
| dc.description.abstract | Bakalářské práce je zaměřena na popis algoritmu SHA3, technologie FPGA a možností implementovat algoritmus SHA3 do FPGA. Dále se zabýváme vlastním návrhem a implementací v jazyce Python a VHDL. | cs |
| dc.description.abstract | This Bachelors's thesis is focused on the description of SHA3 algorithm, an FPGA technology, and the possibility to implement the SHA3 algorithm into FPGA. It also deals with our design and implementation in Python and VHDL. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | OHNÚT, P. Implementace algoritmu SHA-3 do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020. | cs |
| dc.identifier.other | 126965 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/190626 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | Kryptografie | cs |
| dc.subject | SHA-3 | cs |
| dc.subject | FPGA | en |
| dc.subject | Cryptography | en |
| dc.subject | SHA-3 | en |
| dc.title | Implementace algoritmu SHA-3 do FPGA | cs |
| dc.title.alternative | Implementation of SHA-3 algorithm in FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2020-06-25 | cs |
| dcterms.modified | 2024-05-17-12:52:17 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 126965 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.17 00:49:02 | en |
| sync.item.modts | 2025.01.17 10:53:41 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí techniky | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 1.47 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_126965.html
- Size:
- 5.92 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_126965.html