Implementace algoritmu SHA-3 do FPGA

Simple item page
but.committeedoc. Ing. Zdeněk Bradáč, Ph.D. (předseda) Ing. Soňa Šedivá, Ph.D. (místopředseda) Ing. Petr Petyovský, Ph.D. (člen) Ing. Lukáš Pohl, Ph.D. (člen) Ing. Radek Štohl, Ph.D. (člen) Ing. Libor Veselý, Ph.D. (člen)cs
but.defenceStudent obhájil bakalářskou práci. Komise neměla žádné námitky k řešené práci. Během odborné rozpravy odpovídal na dotazy týkající se zrychlení výpočtu dílčích permutací a principu implementovaného algoritmu. Hlouběji byly řešeny výsledky porovnání studentem navrženého algoritmu a již dostupných řešení.cs
but.jazykčeština (Czech)
but.programAutomatizační a měřicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorValach, Soběslavcs
dc.contributor.authorOhnút, Petrcs
dc.contributor.refereeMacho, Tomášcs
dc.date.accessioned2020-06-26T06:57:58Z
dc.date.available2020-06-26T06:57:58Z
dc.date.created2020cs
dc.description.abstractBakalářské práce je zaměřena na popis algoritmu SHA3, technologie FPGA a možností implementovat algoritmus SHA3 do FPGA. Dále se zabýváme vlastním návrhem a implementací v jazyce Python a VHDL.cs
dc.description.abstractThis Bachelors's thesis is focused on the description of SHA3 algorithm, an FPGA technology, and the possibility to implement the SHA3 algorithm into FPGA. It also deals with our design and implementation in Python and VHDL.en
dc.description.markAcs
dc.identifier.citationOHNÚT, P. Implementace algoritmu SHA-3 do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.cs
dc.identifier.other126965cs
dc.identifier.urihttp://hdl.handle.net/11012/190626
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAcs
dc.subjectKryptografiecs
dc.subjectSHA-3cs
dc.subjectFPGAen
dc.subjectCryptographyen
dc.subjectSHA-3en
dc.titleImplementace algoritmu SHA-3 do FPGAcs
dc.title.alternativeImplementation of SHA-3 algorithm in FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2020-06-25cs
dcterms.modified2020-08-27-14:09:32cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid126965en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 12:59:16en
sync.item.modts2021.11.12 12:29:37en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.47 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
4.37 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_126965.html
Size:
5.92 KB
Format:
Hypertext Markup Language
Description:
review_126965.html
Download
Collections
2020