Implementace a verifikace vstupních a výstupních síťových bloků

Simple item page
but.committeecs
but.defencecs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorTobola, Jiřícs
dc.contributor.authorMatoušek, Jiřícs
dc.contributor.refereeKaštil, Jancs
dc.date.accessioned2019-06-14T10:51:17Z
dc.date.available2019-06-14T10:51:17Z
dc.date.created2009cs
dc.description.abstractV rámci platformy NetCOPE se vstupní a výstupní síťové bloky používají pro odstínění návrháře síťové aplikace od problémů s implementací linkové vstvy síťového modelu ISO/OSI, zvláště pak její MAC podvrstvy. Tato bakalářská práce se zabývá návrhem, implementací a verifikací takovýchto bloků pracujících na rychlosti 10 Gb/s. Navržený vstupní síťový blok provádí kontrolu příchozích rámců a umožňuje zahazování těchto rámců na základě výsledků prováděných kontrol. Výstupní síťový blok podporuje nahrazování zdrojové MAC adresy rámce a doplnění pole FCS. Součástí obou síťových bloků jsou také různé druhy čítačů rámců. Navržené síťové bloky byly otestovány na kartách COMBO v rámci platformy NetCOPE a bylo pro ně navrženo verifikační prostředí pro jazyk SystemVerilog.cs
dc.description.abstractNetwork interface blocks are basic part of the NetCOPE platform where they help to the network application designers to deal with problems of implementing the Data Link Layer of the OSI Reference Model, especially the MAC sublayer. This thesis is focused on the design and implementation of such network interface blocks operating at speed 10 Gb/s. Designed input interface block provides checking of several parts of the Ethernet frame and allows discarding of this frame based on checking results. Output interface block supports replacing frame's Source Address by a pre-set value and provides frame's CRC computation. Both network interface blocks also include a set of frames counters. Implemented network interface blocks were tested on the COMBO card. SystemVerilog verification testbench was also designed for both network interface blocks.en
dc.description.markAcs
dc.identifier.citationMATOUŠEK, J. Implementace a verifikace vstupních a výstupních síťových bloků [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009.cs
dc.identifier.other25816cs
dc.identifier.urihttp://hdl.handle.net/11012/54541
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectvstupní a výstupní síťové blokycs
dc.subjectXGMIIcs
dc.subject10 Gigabit Ethernetcs
dc.subjectFrameLinkcs
dc.subjectNetCOPEcs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectSystemVerilogcs
dc.subjectnetwork interface blocksen
dc.subjectXGMIIen
dc.subject10 Gigabit Etherneten
dc.subjectFrameLinken
dc.subjectNetCOPEen
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectSystemVerilogen
dc.titleImplementace a verifikace vstupních a výstupních síťových blokůcs
dc.title.alternativeImplementation and Verification of Network Interface Blocksen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2009-06-19cs
dcterms.modified2020-05-09-23:41:26cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid25816en
sync.item.dbtypeZPen
sync.item.insts2020.05.10 02:13:32en
sync.item.modts2020.05.10 01:48:49en
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
final-thesis.pdf
Size:
353.69 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
review_25816.html
Size:
1.46 KB
Format:
Hypertext Markup Language
Description:
review_25816.html
Download
Collections
2009