Akcelerace šifrovacích algoritmů pomocí FPGA
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Šimek, Václav | cs |
| dc.contributor.author | Gajdoš, Miroslav | cs |
| dc.contributor.referee | Kaštil, Jan | cs |
| dc.date.accessioned | 2019-06-14T10:51:14Z | |
| dc.date.available | 2019-06-14T10:51:14Z | |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace algoritmů na FPGA. Dále se zabývá procesem návrhu, implementace, simulace a syntézy výsledné implementace. Provádí rozbor dosaženého řešení. Cílem projektu bylo vytvořit funkční řešení akcelerovaného algoritmu, tím umožnit jeho další použití v reálném provozu a dále vytvoření česky psaného materiálu o této problematice. | cs |
| dc.description.abstract | This work deals with the possibility of acceleration algorithm using reconfigurable FPGA circuits and speed of implementation by examining the difference compared to software implementation. The work describes the basics of encryption and acceleration algorithms on the FPGA. It then addresses the process of design, implementation, simulation and synthesis of the resulting implementation. It made analysis of the achieved solution. The aim of the project was to create a functional solution of accelerated algorithm, thus enabling its use in the real application and, finally, establishment of czech written material on this issue. | en |
| dc.description.mark | D | cs |
| dc.identifier.citation | GAJDOŠ, M. Akcelerace šifrovacích algoritmů pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009. | cs |
| dc.identifier.other | 25526 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54460 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | šifrovací algoritmus | cs |
| dc.subject | akcelerace | cs |
| dc.subject | VHDL | cs |
| dc.subject | DES | cs |
| dc.subject | FITkit | cs |
| dc.subject | Spartan 3 | cs |
| dc.subject | Virtex 5. | cs |
| dc.subject | FPGA | en |
| dc.subject | encryption algorithm | en |
| dc.subject | acceleration | en |
| dc.subject | VHDL | en |
| dc.subject | DES | en |
| dc.subject | FITkit | en |
| dc.subject | Spartan 3 | en |
| dc.subject | Virtex 5. | en |
| dc.title | Akcelerace šifrovacích algoritmů pomocí FPGA | cs |
| dc.title.alternative | Acceleration of Data Encryption Algorithms in FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2009-06-16 | cs |
| dcterms.modified | 2020-05-09-23:40:16 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25526 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.10 02:13:00 | en |
| sync.item.modts | 2020.05.10 01:50:22 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |