Implementace kryptografických algoritmů v FPGA

but.committeedoc. Dr. Ing. Petr Hanáček (předseda) doc. Ing. Lukáš Burget, Ph.D. (místopředseda) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) Dr. Ing. Petr Peringer (člen) doc. Ing. Zdeněk Vašíček, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm C. Otázky u obhajoby: Můžete uvést příklad reálného systému, ve kterém by se šifrování prováděnéna FPGA dalo využít?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorHanáček, Petrcs
dc.contributor.authorFoltýn, Tomášcs
dc.contributor.refereeZbořil, Františekcs
dc.date.created2016cs
dc.description.abstractTato práce se zabývá návrhem a implementací šifrovacího algoritmu AES v programovatelném hradlovém poli (FPGA). Návrh jednotky se zaměřuje na kompaktní design a výsledná datová propustnost je spíše druhotná. Implementovaná jednotka je schopná šifrování i dešifrování dat s použitím uživatelem zvoleného klíče. Funkčnost implementace byla ověřena v simulačním programu ModelSim a experimentálně na vývojovém kitu FITkit osazeném FPGA z rodiny Spartan 3.cs
dc.description.abstractThis thesis describes design and implementation of the AES cryptographic algorithm in FPGA. Design of this unit aims at compact size in exchange for lower throughput. Implemented unit is able of both ciphering and deciphering with user selected key. Resulting design was tested in ModelSim program and on FITkit development board with Spartan 3 family FPGA.en
dc.description.markCcs
dc.identifier.citationFOLTÝN, T. Implementace kryptografických algoritmů v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.cs
dc.identifier.other96182cs
dc.identifier.urihttp://hdl.handle.net/11012/61809
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectKryptografiecs
dc.subjectFPGAcs
dc.subjectAEScs
dc.subjectFITkitcs
dc.subjectVHDLcs
dc.subjectCryptographyen
dc.subjectFPGAen
dc.subjectAESen
dc.subjectFITkiten
dc.subjectVHDLen
dc.titleImplementace kryptografických algoritmů v FPGAcs
dc.title.alternativeImplementation of Cryptographic Algorithms in FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2016-06-16cs
dcterms.modified2020-05-09-23:41:32cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid96182en
sync.item.dbtypeZPen
sync.item.insts2025.03.18 18:54:01en
sync.item.modts2025.01.15 21:06:57en
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
485.68 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-8800_v.pdf
Size:
84.92 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-8800_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-8800_o.pdf
Size:
87.84 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-8800_o.pdf
Loading...
Thumbnail Image
Name:
review_96182.html
Size:
1.44 KB
Format:
Hypertext Markup Language
Description:
file review_96182.html
Collections