Systém interních sběrnic pro čipy s technologií FPGA
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Martínek, Tomáš | cs |
| dc.contributor.author | Málek, Tomáš | cs |
| dc.contributor.referee | Kořenek, Jan | cs |
| dc.date.created | cs | |
| dc.description.abstract | Tato práce se zabývá návrhem a implementací propojovacího systému interních sběrnic pro čipy s technologií FPGA. Systém zajišťuje jak komunikaci mezi interními komponentami v rámci čipu, tak jejich komunikaci s ostatními prvky počítače, které jsou namapovány do paměti hostitelského systému. Architektura vysokorychlostní plně duplexní paketově-orientované sběrnice vychází ze stromové topologie. Šířka datové sběrnice je genericky nastavitelná, individuálně pro každou její část. Díky tomu je možné vybudovat jednotný hierarchický systém sběrnic na různých rychlostech, který propojuje různě rychlé komponenty. Navržený propojovací systém byl implementován v jazyce VHDL a je nasazen v projektu Liberouter, který je součástí výzkumného záměru CESNETu Programovatelný hardware. | cs |
| dc.description.abstract | This thesis deals with design and implementation of interconnection bus system for chips with FPGA technology. The system ensures both communication between internal components on a chip and their communication with other computer elements which are mapped to the host system memory. The buses are high-speed, full duplex and packet-oriented and their architecture is based on tree topology. The data width is configurable, individually for every bus part. Due to this feature, it is possible to build uniform hierarchical system of internal buses with different speed that interconnects differently fast components. Proposed interconnection system was implemented in VHDL language and it is utilized in the Liberouter project which is the part of CESNET research intention Programable Hardware. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | MÁLEK, T. Systém interních sběrnic pro čipy s technologií FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 25252 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/52677 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Sběrnice | cs |
| dc.subject | propojovací systém | cs |
| dc.subject | PCI | cs |
| dc.subject | PCI-X | cs |
| dc.subject | PCI Express | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | Bus | en |
| dc.subject | interconnection system | en |
| dc.subject | PCI | en |
| dc.subject | PCI-X | en |
| dc.subject | PCI Express | en |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.title | Systém interních sběrnic pro čipy s technologií FPGA | cs |
| dc.title.alternative | System of Internal Buses for Chips with FPGA Technology | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.modified | 2020-05-09-23:40:44 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25252 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 15:03:06 | en |
| sync.item.modts | 2025.01.15 12:11:58 | en |
| thesis.discipline | Počítačové systémy a sítě | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |