but.committee	doc. Ing. Josef Schwarz, CSc. (předseda) doc. Ing. Ondřej Ryšavý, Ph.D. (místopředseda) Dr. Ing. Petr Peringer (člen) Ing. Igor Szőke, Ph.D. (člen) doc. Ing. Zdeněk Vašíček, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " B ". Otázky u obhajoby: Bylo provedeno srovnání s implementací od Altery?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Zachariášová, Marcela	cs
dc.contributor.author	Masařík, Marek	cs
dc.contributor.referee	Dolíhal, Luděk	cs
dc.date.created	2016	cs
dc.description.abstract	Cílem této bakalářské práce bylo vytvoření návrhu modelu procesoru Nios II v jazyce pro popis architektur procesoru zvaném CodAL. Návrh procesoru probíhal na dvou úrovních abstrakce. První úroveň se skládala z popisu instrukční sady a druhá z návrhu architektury a implementace hardwarového modelu. Důležitou součástí návrhu procesoru je testování a verifikace, které proběhly úspěšně na připravené benchmarkové testovací sadě. Výsledný procesor je tak možné potenciálně využít v reálných aplikacích.	cs
dc.description.abstract	This bachelor thesis deals with the implementations of Nios II processor model in the description language processor called description CodAL. The implementation of processor is on two levels of abstraction. First level of abstraction is the instruction accurate model and second is the cycle accurate model. An important part of processor design is testing and verification which were realized on the prepared benchmark set. The resulting processor can be potentially used in real applications.	en
dc.description.mark	B	cs
dc.identifier.citation	MASAŘÍK, M. Model procesoru NIOS II [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.	cs
dc.identifier.other	96364	cs
dc.identifier.uri	http://hdl.handle.net/11012/62070
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Procesor	cs
dc.subject	Nios II	cs
dc.subject	ASIP	cs
dc.subject	RISC	cs
dc.subject	instrukční sada	cs
dc.subject	CodAL	cs
dc.subject	Codasip	cs
dc.subject	modelování	cs
dc.subject	simulace	cs
dc.subject	zřetězená linka	cs
dc.subject	Processor	en
dc.subject	Nios II	en
dc.subject	ASIP	en
dc.subject	RISC	en
dc.subject	instruction set	en
dc.subject	CodAL	en
dc.subject	Codasip	en
dc.subject	modeling	en
dc.subject	simulation	en
dc.subject	pipeline	en
dc.title	Model procesoru NIOS II	cs
dc.title.alternative	NIOS II Processor Model	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2016-06-13	cs
dcterms.modified	2020-05-10-16:12:27	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	96364	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 18:55:32	en
sync.item.modts	2025.01.15 17:40:14	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Model procesoru NIOS II

Files

Original bundle

Collections