Návrh a vizualizace neuromorfních obvodů s využitím FPGA pro výpočetní techniku inspirovanou mozkem

Simple item page
but.committeedoc. Ing. Miloslav Steinbauer, Ph.D. (předseda) doc. Ing. Petr Drexler, Ph.D. (místopředseda) Mgr. Přemysl Dohnal (člen) prof. Ing. Eva Gescheidtová, CSc. (člen)cs
but.defenceStudent obhájil bakalářskou práci. Komisi odpověděl na položené otázky. Otázku oponenta student připravil a odpověděl bez výhrad. 1. otázka: Jak se liší návrh studenta, oproti tranzistorovému návrhu, jeho limity, hlavně spotřeba elektrické energie. 2. otázka: Neobvyklá práce, byl to nápad studenta, či vedoucího práce? Hodnoty jsou v prezentaci naměřené? Hlavně spotřeba energie? Student přesnil zdroj těchto informací a jakým způsobem k těmto hodnotám došel.cs
but.jazykangličtina (English)
but.programElectrical Engineeringcs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášen
dc.contributor.authorAbdelreheem, Mohameden
dc.contributor.refereeSteinbauer, Miloslaven
dc.date.accessioned2025-06-21T03:56:51Z
dc.date.available2025-06-21T03:56:51Z
dc.date.created2025cs
dc.description.abstractCílem práce je pˇredstavit implementaci neuromorfního Spiking Neural Net- work (SNN) procesoru na FPGA Nexys A7-50T pomocí Vivado 2024. Návrh v jazyce VHDL zahrnuje modul hodin, router spike a 16 neuronu LIF se STDP. Testbench ovˇeˇruje funkˇcnost, demonstruje efektivní zpracování pro neuromorfní výpoˇcty.en
dc.description.abstractThis thesis presents a neuromorphic Spiking Neural Network (SNN) proces- sor implemented on the Nexys A7-50T FPGA using Vivado 2024. The VHDL design integrates a clock enable, spike router, and 16 Leaky Integrate-and-Fire (LIF) neurons with STDP. A testbench verifies functionality, demonstrating efficient, event-driven processing for neuromorphic computing.cs
dc.description.markBcs
dc.identifier.citationABDELREHEEM, M. Návrh a vizualizace neuromorfních obvodů s využitím FPGA pro výpočetní techniku inspirovanou mozkem [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2025.cs
dc.identifier.other169691cs
dc.identifier.urihttps://hdl.handle.net/11012/254509
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectNeuromorfní výpoˇctyen
dc.subjectSpiking Neural Network (SNN)en
dc.subjectLeaky Integrate-and- Fire (LIF) Neuronen
dc.subjectSpike-Timing-Dependent Plasticity (STDP)en
dc.subjectFPGAen
dc.subjectNexys A7-50Ten
dc.subjectVHDLen
dc.subjectVivado 2024en
dc.subjectSpike Routingen
dc.subjectHardware Neural Networksen
dc.subjectEvent- Driven Processingen
dc.subjectSynaptic Weightsen
dc.subjectDigital Designen
dc.subjectReal-Time Computingen
dc.subjectTestbench Verificationen
dc.subjectBio-Inspired Computingen
dc.subjectFPGA Synthesisen
dc.subjectNeural Dy- namicsen
dc.subjectNeuromorphic Computingcs
dc.subjectSpiking Neural Network (SNN)cs
dc.subjectLeaky Integrate- and-Fire (LIF) Neuroncs
dc.subjectSpike-Timing-Dependent Plasticity (STDP)cs
dc.subjectFPGAcs
dc.subjectNexys A7-50Tcs
dc.subjectVHDLcs
dc.subjectVivado 2024cs
dc.subjectSpike Routingcs
dc.subjectHardware Neural Net- workscs
dc.subjectEvent-Driven Processingcs
dc.subjectSynaptic Weightscs
dc.subjectDigital Designcs
dc.subjectReal-Time Computingcs
dc.subjectTestbench Verificationcs
dc.subjectBio-Inspired Computingcs
dc.subjectFPGA Synthesiscs
dc.subjectNeural Dynamicscs
dc.titleNávrh a vizualizace neuromorfních obvodů s využitím FPGA pro výpočetní techniku inspirovanou mozkemen
dc.title.alternativeDesign and Visualization of Neuromorphic Circuits Using FPGA for Brain-Inspired Computingcs
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2025-06-20cs
dcterms.modified2025-06-20-13:25:31cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid169691en
sync.item.dbtypeZPen
sync.item.insts2025.06.21 05:56:51en
sync.item.modts2025.06.21 05:33:29en
thesis.disciplineElectronics and Communication Technologiescs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav teoretické a experimentální elektrotechnikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.44 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
13.3 MB
Format:
Unknown data format
Description:
file appendix-1.zip
Download
Thumbnail Image
Name:
review_169691.html
Size:
6.89 KB
Format:
Hypertext Markup Language
Description:
file review_169691.html
Download
Collections
2025