but.committee	prof. Ing. Zdeněk Smékal, CSc. (předseda) prof. Ing. Ivan Baroňák, Ph.D. (místopředseda) Ing. Rudolf Procházka (člen) Ing. Pavel Bezpalec, Ph.D. (člen) Ing. Petr Ilgner (člen) Ing. Martin Štůsek, Ph.D. (člen) Ing. Antonín Bohačík (člen)	cs
but.defence	Student prezentoval výsledky své práce a komise byla seznámena s posudky a odpověděl na otázky členů komise a oponenta. Student obhájil diplomovou práci. Otázky: Prezentované výsledky/rýchlosti boli dosiahnuté použitím vždy iba jednoho kanálu per rozhranie respektíve použitia iba jednoho kanálu vo všeobecnosti? V závere spomínate neefektivitu Merger komponenty, preto ma zaujima aký veľký vplyv to má na výslednú rýchlosť za použitia dvoch a viac kanálov súčasne?	cs
but.jazyk	angličtina (English)
but.program	Telekomunikační a informační technika	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Smékal, David	en
dc.contributor.author	Kondys, Daniel	en
dc.contributor.referee	Cíbik, Peter	en
dc.date.accessioned	2022-06-08T07:54:11Z
dc.date.available	2022-06-08T07:54:11Z
dc.date.created	2022	cs
dc.description.abstract	Vysokorychlostní síťové karty často obsahují prvky pro hardwarovou akceleraci, která jim umožní efektivně zpracovávat data i při velmi vysokých rychlostech. Tato práce se zabývá tvorbou digitálního obvodu pro FPGA, který bude přenášet Ethernetové rámce rychlostí až 400 Gb/s. K tomu využívá bloky duševního vlastnictví pro Ethernet, které jsou součástí moderních FPGA čipů od firmy Intel. Jedná se o FPGA Stratix 10, které obsahuje bloky duševního vlastnictví typu E-tile, a Agilex, které obsahuje bloky duševního vlastnictví typu F-tile. Před vlastním návrhem se práce zabývá teoretickým rozborem standardu Ethernet a činnostmi jednotlivých podvrstev, popisuje vybrané FPGA čipy a zabývá se i NDK platformou, do níž bude vytvořený obvod zapojen. Praktická část spočívá v konfiguraci daných duševních bloků pro Ethernet a jejich integrací do vytvářeného obvodu. Nakonec jsou popsány metody pro ověření funkčnosti vytvořeného obvodu. Ty zahrnují verifikaci a testy na platformách s danými FPGA čipy. Výsledky ukazují, že vytvořený obvod je funkční a dosahuje rychlosti i 400 Gb/s. Jeho využití spočívá zejména v poskytnutí komunikace přes Ethernet pro digitální obvod, který bude dodáván jako součást firmwaru pro síťovou kartu XpressSX AGI-FH400G vyvinutou sdružením CESNET z.s.p.o a společností REFLEX CES.	en
dc.description.abstract	Network cards with a hardware acceleration feature are a popular solution for meeting the ever-increasing demands for throughput in high-speed networks. Utilizing the FPGA chips as the hardware acceleration elements, this thesis presents a generic and highly modular digital circuit for FPGA that manages data transfers in form of Ethernet frames at rates reaching up to 400 Gbps. High-end FPGAs often contain hard IP blocks that simplify communication over the Ethernet protocol. The target FPGAs Intel Stratix 10 and Intel Agilex contain the E- and F-tile hard IP blocks for Ethernet, respectively. Before explaining the architecture of the designed digital circuit, it focuses on the theoretical background describing the basic functions of the Ethernet protocol, the given Intel FPGAs and the provided Ethernet hard IP blocks. After explaining its design and implementation, the thesis describes the steps taken during verification and hardware tests executed on platforms with the given FPGAs. The results of these tests indicated a successful implementation, as the data rate of 400 Gbps was reached. This digital circuit aims to be a part of the FPGA design for the XpressSX AGI-FH400G network card (among others) created by companies CESNET z.s.p.o and REFLEX CES.	cs
dc.description.mark	A	cs
dc.identifier.citation	KONDYS, D. Realizace digitálního obvodu pro vysokorychlostní síťovou komunikaci v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.	cs
dc.identifier.other	141367	cs
dc.identifier.uri	http://hdl.handle.net/11012/204728
dc.language.iso	en	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	400~GbE	en
dc.subject	Agilex	en
dc.subject	CESNET	en
dc.subject	Ethernet	en
dc.subject	FPGA	en
dc.subject	Intel	en
dc.subject	NDK	en
dc.subject	Quartus	en
dc.subject	Stratix 10	en
dc.subject	VHDL	en
dc.subject	400~GbE	cs
dc.subject	Agilex	cs
dc.subject	CESNET	cs
dc.subject	Ethernet	cs
dc.subject	FPGA	cs
dc.subject	Intel	cs
dc.subject	NDK	cs
dc.subject	Quartus	cs
dc.subject	Stratix 10	cs
dc.subject	VHDL	cs
dc.title	Realizace digitálního obvodu pro vysokorychlostní síťovou komunikaci v FPGA	en
dc.title.alternative	Implementation of Digital Circuit for High-Speed Network Communication in FPGA	cs
dc.type	Text	cs
dc.type.driver	masterThesis	en
dc.type.evskp	diplomová práce	cs
dcterms.dateAccepted	2022-06-07	cs
dcterms.modified	2022-06-07-11:20:57	cs
eprints.affiliatedInstitution.faculty	Fakulta elektrotechniky a komunikačních technologií	cs
sync.item.dbid	141367	en
sync.item.dbtype	ZP	en
sync.item.insts	2022.06.08 09:54:11	en
sync.item.modts	2022.06.08 08:13:58	en
thesis.discipline	bez specializace	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací	cs
thesis.level	Inženýrský	cs
thesis.name	Ing.	cs

Realizace digitálního obvodu pro vysokorychlostní síťovou komunikaci v FPGA

Files

Original bundle

Collections