but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Jaroš, Ph.D. (místopředseda) doc. Mgr. Lukáš Holík, Ph.D. (člen) Ing. Michal Hradiš, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm D. Otázky u obhajoby: Na jakém zařízení bylo provedeno měření propustnosti softwarové implementace šifrovacích algoritmů? V textu práce je uvedeno, že se spouštěním softwarové implementace je spjata jistá režie na vytvoření vnitřních struktur adt. Neuvažoval jste měření pouze části algoritmu provádějící čistě šifrování, čímž by bylo eliminováno zkreslení způsobené uvedenou režií?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kořenek, Jan	cs
dc.contributor.author	Linner, Marek	cs
dc.contributor.referee	Fukač, Tomáš	cs
dc.date.created	2021	cs
dc.description.abstract	Tato práce se zabývá dvěma standardy pro zabezpečení uložených dat a datových toků Data Encryption Standard (dále zkratka DES) a Advanced Encryption Standard (dále zkratka AES). Prezentuje srovnání několika volně dostupných implementací pro oba algoritmy, které potom integruje do měřících zdrojových kódů v jazyce C. Měřící program potom změří rychlost provádění algoritmu a vypočítá bitovou rychlost pro různé délky vstupního bloku zprávy. Dále je součástí práce implementace obou šifrovacích algoritmů DES i AES v jazyce VHDL, simulace syntetizovaných návrhů a odvození bitové rychlosti obvodů pomocí výpisů z Vivado simulátoru. Výsledné vypočítané rychlosti hardwarových implementací jsou poté srovnány s naměřenou rychlostí softwarových implementací. Součástí práce jsou i zdrojové soubory kódu užitého při měření v jazyce C, kód VHDL implementace, program v jazyce C# pro generování VHDL komponent a další program v jazyce C# užitý při automatickém testování.	cs
dc.description.abstract	The main concern of this paper are two world standard encryption algorithms Data Encryption Standard DES (DES for short) and Advanced Encryption Standard (further mentioned as AES). For these two respective algorithms, three publicly available implementations are integrated into a benchmarking code in C programming language. The code has been executed, implementations measured with three different input block lengths and bitrate calculated for each implementation. The thesis also includes hardware implementation of both encryption algorithms DES and AES using VHDL language, simulation of the synthesised circuits and calculation of the hardware implementations' bitrate using Vivado simulator's timing reports. These measured bitrates are then compared with the bitrates of benchmarked software implementations. Paper includes all source codes of the benchmarking C program and VHDL implementation, along with program written in C# used to generate VHDL components and another C# program used for automated testing.	en
dc.description.mark	D	cs
dc.identifier.citation	LINNER, M. Hardwarová akcelerace šifrovacích algoritmů s technologií Xilinx Zynq [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2021.	cs
dc.identifier.other	136599	cs
dc.identifier.uri	http://hdl.handle.net/11012/199433
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Advanced Encryption Standard	cs
dc.subject	Data Encryption Standard	cs
dc.subject	AES	cs
dc.subject	DES	cs
dc.subject	hardwarová akcelerace	cs
dc.subject	C	cs
dc.subject	Xilinx Zynq	cs
dc.subject	OpenSSL	cs
dc.subject	Advanced Encryption Standard	en
dc.subject	Data Encryption Standard	en
dc.subject	AES	en
dc.subject	DES	en
dc.subject	hardware acceleration	en
dc.subject	C	en
dc.subject	Xilinx Zynq	en
dc.subject	OpenSSL	en
dc.title	Hardwarová akcelerace šifrovacích algoritmů s technologií Xilinx Zynq	cs
dc.title.alternative	Hardware Acceleration of Encryption Algorithms Using Xilinx Zynq Technology	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2021-06-17	cs
dcterms.modified	2021-06-19-12:16:32	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	136599	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 19:37:04	en
sync.item.modts	2025.01.15 21:57:38	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Hardwarová akcelerace šifrovacích algoritmů s technologií Xilinx Zynq

Files

Original bundle

Collections