Aplikační rozhraní pro podporu grafiky v jazyce VHDL
| but.committee | prof. Ing. Jaromír Hubálek, Ph.D. (předseda) doc. Ing. Lukáš Fujcik, Ph.D. (místopředseda) doc. Ing. Arnošt Bajer, CSc. (člen) doc. Ing. Vladimír Kolařík, Ph.D. (člen) Ing. Jiří Špinka (člen) | cs |
| but.defence | 1. Bylo by možné implementovat do generátoru čar případně i do jiných bloků podporu antialiasingu? 2. Podpruje Vámi navržený SRAM kontrolér i jiné paměťové obvody než jsou součástí vývojového kitu? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Bohrn, Marek | cs |
| dc.contributor.author | Vlček, Petr | cs |
| dc.contributor.referee | Kosina, Petr | cs |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Cílem této práce je vytvořit rozhraní pro generátor obrazu. Rozhraní generuje VGA signál s možností až 4 bitů barevné hloubky, ovládá 2 čipy jednoportové SRAM IS61 dodávané spolu s Digilent Spartan-3 Starter Kit Board a komunikuje prostřednictvím FIFO bloků na principu posuvných registrů. Grafické prostředí generuje čáry a odvozené tvary, kružnice a odvozené tvary, vyplňuje oblasti a ovládá 2D transformace obrazu. | cs |
| dc.description.abstract | The objective of this thesis is creating interface for the picture generator. The interface generates a VGA signal with possibility of 4bit color depth. The interface controls two chips of one port SRAM IS61 witch is supplied with Digilent Spartan-3 Starter Kit Board and comunicates trought FIFO blocks based on the shift register principle. Graphics interface generates lines and secondary forms, circles and secondary forms, fills area up and controles 2D transformations of picture. | en |
| dc.description.mark | B | cs |
| dc.identifier.citation | VLČEK, P. Aplikační rozhraní pro podporu grafiky v jazyce VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009. | cs |
| dc.identifier.other | 23199 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/2950 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | grafické prostředí | cs |
| dc.subject | bresenhamovy algoritmy | cs |
| dc.subject | digitální diferenciální analyzátor | cs |
| dc.subject | semínkové vyplňování | cs |
| dc.subject | VGA | cs |
| dc.subject | SRAM paměť | cs |
| dc.subject | posuvné registry | cs |
| dc.subject | graphics interface | en |
| dc.subject | bresenham`s algorithms | en |
| dc.subject | digital differential analyzer | en |
| dc.subject | seed fill | en |
| dc.subject | VGA | en |
| dc.subject | SRAM memory | en |
| dc.subject | shift registers | en |
| dc.title | Aplikační rozhraní pro podporu grafiky v jazyce VHDL | cs |
| dc.title.alternative | Application interface for handling graphics in VHDL language | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2009-06-09 | cs |
| dcterms.modified | 2009-07-07-11:45:03 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 23199 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 11:16:16 | en |
| sync.item.modts | 2025.01.15 15:12:31 | en |
| thesis.discipline | Mikroelektronika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |