Aplikační rozhraní pro podporu grafiky v jazyce VHDL
Loading...
Date
Authors
Vlček, Petr
ORCID
Advisor
Referee
Mark
B
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Cílem této práce je vytvořit rozhraní pro generátor obrazu. Rozhraní generuje VGA signál s možností až 4 bitů barevné hloubky, ovládá 2 čipy jednoportové SRAM IS61 dodávané spolu s Digilent Spartan-3 Starter Kit Board a komunikuje prostřednictvím FIFO bloků na principu posuvných registrů. Grafické prostředí generuje čáry a odvozené tvary, kružnice a odvozené tvary, vyplňuje oblasti a ovládá 2D transformace obrazu.
The objective of this thesis is creating interface for the picture generator. The interface generates a VGA signal with possibility of 4bit color depth. The interface controls two chips of one port SRAM IS61 witch is supplied with Digilent Spartan-3 Starter Kit Board and comunicates trought FIFO blocks based on the shift register principle. Graphics interface generates lines and secondary forms, circles and secondary forms, fills area up and controles 2D transformations of picture.
The objective of this thesis is creating interface for the picture generator. The interface generates a VGA signal with possibility of 4bit color depth. The interface controls two chips of one port SRAM IS61 witch is supplied with Digilent Spartan-3 Starter Kit Board and comunicates trought FIFO blocks based on the shift register principle. Graphics interface generates lines and secondary forms, circles and secondary forms, fills area up and controles 2D transformations of picture.
Description
Citation
VLČEK, P. Aplikační rozhraní pro podporu grafiky v jazyce VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Mikroelektronika
Comittee
prof. Ing. Jaromír Hubálek, Ph.D. (předseda)
doc. Ing. Lukáš Fujcik, Ph.D. (místopředseda)
doc. Ing. Arnošt Bajer, CSc. (člen)
doc. Ing. Vladimír Kolařík, Ph.D. (člen)
Ing. Jiří Špinka (člen)
Date of acceptance
2009-06-09
Defence
1. Bylo by možné implementovat do generátoru čar případně i do jiných bloků podporu antialiasingu?
2. Podpruje Vámi navržený SRAM kontrolér i jiné paměťové obvody než jsou součástí vývojového kitu?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení