Stavový firewall v FPGA
| but.committee | prof. Ing. Miroslav Švéda, CSc. (předseda) doc. Ing. Zdeněk Kotásek, CSc. (místopředseda) doc. Ing. Michal Bidlo, Ph.D. (člen) prof. RNDr. Ivana Černá, CSc. (člen) doc. Mgr. Adam Rogalewicz, Ph.D. (člen) doc. Ing. Ondřej Ryšavý, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: Jak funguje generování TAGu pro označení spojení a vyhýbání se kolizím při identifikaci spojení? Co se děje při detekci kolizi? Při aktualizaci stavové tabulky je potřeba počítat s vyhodnocením aktuální transakce. Čeká se vždy na dokončení transakce, nebo je další paket zpracováván v okamžiku zápisu aktualizace do stavové tabulky? Vzhledem k tomu, že stavová tabulka podle uvedených výsledků zabírá minimum zdrojů, nebylo by vhodné použít dvě tabulky pro oba porty a vyhnout se tak serializaci přístupů do jedné tabulky a dosažení vyšší propustnosti? Uvedené výsledky propustnosti vykazují zvláštní chování. Pro vzrůstající délky paketů někdy propustnost klesne a pak pro delší pakety zase klesne. Čím si to vysvětlujete? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Puš, Viktor | cs |
| dc.contributor.author | Žižka, Martin | cs |
| dc.contributor.referee | Kajan, Michal | cs |
| dc.date.created | 2012 | cs |
| dc.description.abstract | Tato práce popisuje analýzu požadavků, návrh a implementaci stavového filtrování paketů do již existujícího bezestavového firewallu. Zabývá se také testováním implementovaného systému. V úvodních dvou kapitolách popisuje vlastnosti vývojové platformy NetCope pro FPGA. Popisuje také princip činnosti firewallu, který zároveň slouží jako specifikace požadavků na stavový firewall. Poté popisuje detailní návrh na úpravy jednotlivých modulů existujícího firewallu a také návrh na vytvoření nových modulů. Zabývá se také implementací navržených modulů a otestováním jejich správné funkčnosti. Závěrem diskutuje současný stav práce a popisuje možná další rozšíření. | cs |
| dc.description.abstract | This thesis describes the requirements analysis, design and implementation of stateful packet filtering to an existing stateless firewall. They also deals with testing of the implemented system. The first two chapters describe the properties NetCOPE development platform for FPGA. They also describes the principle of operation firewall, which also serves as a requirements specification for stateful firewall. Then describes the detailed design of individual modules to modify the existing firewall and the proposal for the creation of new modules. It also discusses the implementation of the proposed modules and testing for proper operation. Finally, it discuss the current state of the thesis and describes possible future expansion. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | ŽIŽKA, M. Stavový firewall v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012. | cs |
| dc.identifier.other | 78676 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/53761 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Stavový firewall | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | NetCOPE | cs |
| dc.subject | filtrování paketů | cs |
| dc.subject | bezpečnost | cs |
| dc.subject | Stateful firewall | en |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.subject | NetCOPE | en |
| dc.subject | packet filtering | en |
| dc.subject | security | en |
| dc.title | Stavový firewall v FPGA | cs |
| dc.title.alternative | Stateful Firewall for FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2012-06-19 | cs |
| dcterms.modified | 2020-05-09-23:42:48 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 78676 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 15:13:36 | en |
| sync.item.modts | 2025.01.15 15:22:41 | en |
| thesis.discipline | Počítačové sítě a komunikace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |