Návrh rychlé měřící karty s využitím programovatelných hradlových polí

Simple item page
but.committeeprof. Ing. Karel Hájek, CSc. (předseda) prof. Ing. Petr Vavřín, DrSc. (místopředseda) Ing. Pavel Kučera, Ph.D. (člen) doc. Ing. Ludvík Bejček, CSc. (člen) Ing. Petr Honzík, Ph.D. (člen)cs
but.defenceStudent obhájil diplomovou práci s výhradami.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKlusáček, Stanislavcs
dc.contributor.authorBadin, Pavelcs
dc.contributor.refereeHavránek, Zdeněkcs
dc.date.created2013cs
dc.description.abstractTato diplomová práce se zabývá návrhem prototypu měřicí karty pro zpracování dat ze sondy NQR. Celkovým cílem práce je vytvořit funkční prototyp měřicí karty. Pozornost je věnována vhodnému návrhu DPS z hlediska EMC a číslicovému zpracování signálu algoritmy DFT a FFT. Práce se také zabývá obvody FPGA a vhodným způsobem programování těchto obvodů. V praktické části práce lze nalézt informace o návrhu DPS pro A/D a D/A převodník. Dále je zde popsána tvorba programu pro FPGA a tvorba řídicí aplikace pro PC. V závěrečné části práce jsou prezentovány dosažené výsledky a jsou zde nastíněny cesty k pokračování práce.cs
dc.description.abstractThis thesis contains information about fast measuring card design for data processing from NQR measuring probe. The overall purpose is to create functional prototype of measuring card. Thesis describes suitable design of PCB having regard to EMC. There are information abou digital signal processing, using algorithms DFT and FFT. The thesis contains information about FPGA and there are rules, how to program FPGA correctly. In the practical part of the thesis, there are information about PCB design of ADC and DAC. There are also information about design of program for FPGA and control application for PC.en
dc.description.markCcs
dc.identifier.citationBADIN, P. Návrh rychlé měřící karty s využitím programovatelných hradlových polí [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.cs
dc.identifier.other65899cs
dc.identifier.urihttp://hdl.handle.net/11012/27024
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectNávrh DPScs
dc.subjectFPGAcs
dc.subjectprogramovací jazyk VHDLcs
dc.subjectvývojový kit NEXYS 3cs
dc.subjectčíslicové zpracování signálu algoritmy DFT a FFT.cs
dc.subjectDesign of PCBen
dc.subjectFPGAen
dc.subjectVHDL programming languageen
dc.subjectdigital signal processing using algorithms DFT and FFT.en
dc.titleNávrh rychlé měřící karty s využitím programovatelných hradlových polícs
dc.title.alternativeFast measuring card design using programmable gate arraysen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2013-06-11cs
dcterms.modified2013-06-14-10:16:18cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid65899en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:09:26en
sync.item.modts2025.01.17 12:51:53en
thesis.disciplineKybernetika, automatizace a měřenícs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
2.45 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
8.03 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_65899.html
Size:
8.84 KB
Format:
Hypertext Markup Language
Description:
file review_65899.html
Download
Collections
2013