Implementace ethernetového komunikačního rozhraní do obvodu FPGA

Simple item page
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) doc. Ing. František Urban, CSc. (místopředseda) prof. Ing. Jan Leuchter, Ph.D. (člen) Ing. Jiří Starý, Ph.D. (člen) doc. Ing. Radek Kuchta, Ph.D. (člen)cs
but.defenceStudent seznámil komisi s řešením své diplomové práce a zodpověděl otázky. Otázky oponenta: 1. Použitá vývojová deska je osazena pouze konektorem RJ-45 pro připojení UTP kabelu. Které další obvody by byli potřebné pro realizaci připojení pomocí optického vlákna? Jaký by mělo použití optického vlákna vlyv na výslednou rychlost? 2. Kolik procent registrů, náhledových tabulek a bloků RAM by zůstalo volných v případě implementace rozhraní do obvodu FPGA Spartan-3 XC3S200? Otázky komise: Při implementaci jste použil částečně i cizí řešení nebo jste všechny bloky popsal v jazyce VHDL sám?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorBohrn, Marekcs
dc.contributor.authorSkibik, Petrcs
dc.contributor.refereeFujcik, Lukášcs
dc.date.created2011cs
dc.description.abstractTato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.cs
dc.description.abstractThe thesis deals with the implementation of Ethernet-based network communication interface into FPGA chip. VHDL programming language is used for description of the hardware. The interface includes the implementation of link-layer Ethernet protocol and network protocols such as IPv4, ARP, ICMP and UDP. The final design allows bi-directional communication on the transport-layer level of TCP/IP model. The designed interface was implemented into Virtex5 FPGA chip on development board ML506 by Xilinx.en
dc.description.markAcs
dc.identifier.citationSKIBIK, P. Implementace ethernetového komunikačního rozhraní do obvodu FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011.cs
dc.identifier.other40826cs
dc.identifier.urihttp://hdl.handle.net/11012/1877
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectEthernetcs
dc.subjectIEEE803.2cs
dc.subjectTCP/IP modelcs
dc.subjectsíťová komunikacecs
dc.subjectlinková vrstvacs
dc.subjectsíťová vrstvacs
dc.subjecttransportní vrstvacs
dc.subjectpaketcs
dc.subjectIPcs
dc.subjectUDPcs
dc.subjectARPcs
dc.subjectICMPcs
dc.subjectkontrolní součetcs
dc.subjectCRCcs
dc.subjectVHDLcs
dc.subjectFPGA.cs
dc.subjectEtherneten
dc.subjectIEEE803.2en
dc.subjectTCP/IP modelen
dc.subjectnetwork communicationen
dc.subjectlink layeren
dc.subjectnetwork layeren
dc.subjecttransport layeren
dc.subjectpacketen
dc.subjectIPen
dc.subjectUDPen
dc.subjectARPen
dc.subjectICMPen
dc.subjectchecksumen
dc.subjectCRCen
dc.subjectVHDLen
dc.subjectFPGA.en
dc.titleImplementace ethernetového komunikačního rozhraní do obvodu FPGAcs
dc.title.alternativeImplementation of ethernet communication inteface into FPGA chipen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2011-06-08cs
dcterms.modified2011-07-15-10:45:02cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid40826en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 11:25:18en
sync.item.modts2025.01.15 20:36:37en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.58 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
5.17 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_40826.html
Size:
6.24 KB
Format:
Hypertext Markup Language
Description:
file review_40826.html
Download
Collections
2011