Implementace audio ekvalizéru v hradlovém poli FPGA

Otisk, Libor

Implementace audio ekvalizéru v hradlovém poli FPGA

but.committee	prof. Ing. Ladislav Jurišica, Ph.D. (předseda) doc. Ing. Petr Blaha, Ph.D. (místopředseda) Ing. Stanislav Klusáček, Ph.D. (člen) Ing. Tomáš Macho, Ph.D. (člen) Ing. Jan Pásek, CSc. (člen) Ing. Soňa Šedivá, Ph.D. (člen)	cs
but.defence	Student obhájil bakalářskou práci s výhradami.	cs
but.jazyk	čeština (Czech)
but.program	Elektrotechnika, elektronika, komunikační a řídicí technika	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kváš, Marek	cs
dc.contributor.author	Otisk, Libor	cs
dc.contributor.referee	Valach, Soběslav	cs
dc.date.created	2010	cs
dc.description.abstract	Bakalářská práce seznamuje se základními typy audio ekvalizérů. Popisuje návrh číslicových filtrů pro grafický ekvalizér, správnou volbu struktury, rozložení a tvar číslicových filtrů. Také popisuje realizaci grafického ekvalizéru v aritmetice s pevnou řádovou čárkou. Dále je popsána implementace algoritmu grafického ekvalizéru na PC a implementace v hradlovém poli FPGA.	cs
dc.description.abstract	The bachelor thesis introduces the basic types of audio equalizers. It describes the design of digital filters for graphic equalizer, the correct choice of structure, placement and shape of digital filters. It also describes the implementation of graphic equalizer in the fixed-point arithmetic. It further describes an implementation of the algorithm graphic equalizer on PC and the implementation in gate array of FPGA.	en
dc.description.mark	C	cs
dc.identifier.citation	OTISK, L. Implementace audio ekvalizéru v hradlovém poli FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010.	cs
dc.identifier.other	30907	cs
dc.identifier.uri	http://hdl.handle.net/11012/16416
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	FPGA	cs
dc.subject	ekvalizér	cs
dc.subject	filtr	cs
dc.subject	FIR	cs
dc.subject	IIR	cs
dc.subject	plovoucí řádová čárka	cs
dc.subject	pevná řádová čárka	cs
dc.subject	I2C	cs
dc.subject	FPGA	en
dc.subject	equalizer	en
dc.subject	filter	en
dc.subject	FIR	en
dc.subject	IIR	en
dc.subject	floating point	en
dc.subject	fixed point	en
dc.subject	I2C	en
dc.title	Implementace audio ekvalizéru v hradlovém poli FPGA	cs
dc.title.alternative	Audio equalizer implementation based on FPGA structure	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2010-06-15	cs
dcterms.modified	2010-07-13-11:45:09	cs
eprints.affiliatedInstitution.faculty	Fakulta elektrotechniky a komunikačních technologií	cs
sync.item.dbid	30907	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.16 13:14:42	en
sync.item.modts	2025.01.17 13:20:38	en
thesis.discipline	Automatizační a měřicí technika	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí techniky	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs