but.committee	prof. Ing. Miroslav Švéda, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) Mgr. Ing. Pavel Očenášek, Ph.D. (člen) Ing. Igor Szőke, Ph.D. (člen) Ing. Václav Šátek, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V kapitole 6.2 zmiňujete možnosti zlepšení pokrytí na základě nastavení rovnoměrných vah instrukcí v chromozomech počáteční populace. Bude tato optimalizace platit i pro jiné procesory jak Codix uRISC a Codix Cobalt? Plánujete do budoucna případné další optimalizace založené na nastavení generátoru náhodných aplikací?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Zachariášová, Marcela	cs
dc.contributor.author	Badáň, Filip	cs
dc.contributor.referee	Hynek, Jiří	cs
dc.date.created	2016	cs
dc.description.abstract	Táto práca sa zaoberá návrhom a implementáciou automatizácie verifikácie riadenej pokrytím pomocou genetického algoritmu pre aplikačne špecifické procesory. Cieľom práce je prepojiť verifikačné prostredie podľa metodiky UVM s už navrhnutým genetickým algoritmom a pripraviť ho na integráciu do vývojového prostredia Codasip Studio. Jadro finálneho riešenia spočíva v úprave UVM komponentov verifikačného prostredia a v zabezpečení správnej komunikácie genetického algoritmu s generátorom náhodných aplikácií.	cs
dc.description.abstract	This thesis focuses on the proposal and implementation of intelligent testbench automation for application-specific processors. The main goal of the thesis is to connect UVM verification environment with already designed genetic algorithm and to prepare this verification environment for integration into Codasip Studio development environment. The core of the final solution is modification of UVM components in verification environment and communication between the genetic algorithm and the generator of random test applications.	en
dc.description.mark	A	cs
dc.identifier.citation	BADÁŇ, F. Automatizace verifikace řízené pokrytím pro procesory ASIP [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.	cs
dc.identifier.other	96470	cs
dc.identifier.uri	http://hdl.handle.net/11012/62209
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	funkčná verifikácia	cs
dc.subject	genetický algoritmus	cs
dc.subject	UVM	cs
dc.subject	SystemVerilog	cs
dc.subject	Codasip Studio	cs
dc.subject	ASIP procesory	cs
dc.subject	functional verification	en
dc.subject	genetic algorithm	en
dc.subject	UVM	en
dc.subject	SystemVerilog	en
dc.subject	Codasip Studio	en
dc.subject	ASIP processors	en
dc.title	Automatizace verifikace řízené pokrytím pro procesory ASIP	cs
dc.title.alternative	ASIPs Intelligent Testbench Automation	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2016-06-14	cs
dcterms.modified	2020-05-10-16:12:36	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	96470	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 18:57:53	en
sync.item.modts	2025.01.17 10:04:28	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Automatizace verifikace řízené pokrytím pro procesory ASIP

Files

Original bundle

Collections