Implementace obrazových klasifikátorů v FPGA

Loading...
Thumbnail Image

Date

Authors

Kadlček, Filip

Mark

A

Journal Title

Journal ISSN

Volume Title

Publisher

Vysoké učení technické v Brně. Fakulta informačních technologií

ORCID

Abstract

Práce je zaměřena na obrazové klasifikátory a jejich implementaci v FPGA. Klasifikátory dělí na dvě skupiny - slabé a silné klasifikátory. Ve skupině silných klasifikátorů se zaměřuje především na AdaBoost. Ve skupině slabých klasifikátorů jsou probrány základní příznakové klasifikátory, jakými jsou například klasifikátory založené na Haarových nebo Gaborových vlnkách, ale především je kladen důraz na klasifikátory LBP, LRP a LR. Naposled uvedené klasifikátory jsou vhodné pro implementaci v FGPA. Na základě těchto klasifikátorů je navržena pseudo-paralelní architektura. Architektura uvažuje provedení klasifikace v FPGA a následné zpracovávání výsledků v počítači. Navržený klasifikátor je velmi rychlý a každý hodinový cyklus produkuje výstup klasifikace.
The thesis deals with image classifiers and their implementation using FPGA technology. There are discussed weak and strong classifiers in the work. As an example of strong classifiers, the AdaBoost algorithm is described. In the case of weak classifiers, basic types of feature classifiers are shown, including Haar and Gabor wavelets. The rest of work is primarily focused on LBP, LRP and LR classifiers, which are well suitable for efficient implementation in FPGAs. With these classifiers is designed pseudo-parallel architecture. Process of classifications is divided on software and hardware parts. The thesis deals with hardware part of classifications. The designed classifier is very fast and produces results of classification every clock cycle.

Description

Citation

KADLČEK, F. Implementace obrazových klasifikátorů v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.

Document type

Document version

Date of access to the full text

Language of document

cs

Study field

Počítačové systémy a sítě

Comittee

doc. Ing. Zdeněk Kotásek, CSc. (předseda) prof. Ing. Miroslav Švéda, CSc. (místopředseda) doc. Ing. Vladimír Drábek, CSc. (člen) doc. Ing. Peter Chudý, Ph.D., MBA (člen) Prof. Ing. Jaromír Krejčíček, CSc. (člen) doc. Mgr. Adam Rogalewicz, Ph.D. (člen)

Date of acceptance

2010-06-22

Defence

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další doplňující dotazy členů komise. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené dotazy rozhodla práci hodnotit stupněm "A". Otázky u obhajoby: Vámi použitý čip Virtex II je už poměrně starý, a například zmiňovaný software ISE 11.2 už jej nepodporuje: Zkoušel jste syntézu pro modernější FPGA, třeba některý menší čip z rodiny Virtex 6?

Result of defence

práce byla úspěšně obhájena

DOI

Collections

Endorsement

Review

Supplemented By

Referenced By

Citace PRO