but.committee	doc. Dr. Ing. Petr Hanáček (předseda) doc. Ing. Lukáš Burget, Ph.D. (místopředseda) doc. Ing. Petr Matoušek, Ph.D., M.A. (člen) Dr. Ing. Petr Peringer (člen) doc. Ing. Zdeněk Vašíček, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm C. Otázky u obhajoby: Vysvětlete princip násobení s využitím tvořících diferenciálních rovnic a rekurentního výpočtu vyšších členů Taylorovy řady. Dále ukažte odvození počátečních podmínek v dif. rovnicích (2.56)-(2.59) na str. 11. Porovnejte počet operací Vámi navrhovaného integrátoru využívajícího numerické integrace pomocí metody Taylorovy řady 2. řádu např. s běžně používanými metodami Runge-Kutta 2. řádu.	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kunovský, Jiří	cs
dc.contributor.author	Závada, Vladislav	cs
dc.contributor.referee	Šátek, Václav	cs
dc.date.created	2016	cs
dc.description.abstract	Tato práce se zabývá numerickou integrací. Nejprve je popsáno numerické řešení diferenciálních rovnic použitím metody Taylorovy řady. Poté jsou popsány jednotlivé varianty integrátorů. V praktické části je popsán návrh dvouvstupého integrátoru násobení a dále jeho realizace v prostředí FPGA. Pro tento integrátor je také vytvořen simulátor znázorňující jeho funkci.	cs
dc.description.abstract	This work deals with the numeric integration. The reader is acquainted with the numerical solution of differential equations using Taylor series method. Then describes the different variants integrators. The practical part describes the design double-input integrator with multiplication and its implementation in an FPGA. For this integrator is also provided a simulator demonstrate its function.	en
dc.description.mark	C	cs
dc.identifier.citation	ZÁVADA, V. Simulátor procesoru s operací násobení [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.	cs
dc.identifier.other	96421	cs
dc.identifier.uri	http://hdl.handle.net/11012/62201
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	diferenciální rovnice	cs
dc.subject	numerická integrace	cs
dc.subject	Taylorova řada	cs
dc.subject	integrátor	cs
dc.subject	řadič	cs
dc.subject	násobení	cs
dc.subject	simulace	cs
dc.subject	VHDL	cs
dc.subject	FPGA	cs
dc.subject	diferential equation	en
dc.subject	numeric integration	en
dc.subject	Taylor series	en
dc.subject	integrator	en
dc.subject	controller	en
dc.subject	multiplication	en
dc.subject	simulation	en
dc.subject	VHDL	en
dc.subject	FPGA	en
dc.title	Simulátor procesoru s operací násobení	cs
dc.title.alternative	Multiple Operation Simulation	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2016-06-16	cs
dcterms.modified	2020-05-10-16:12:32	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	96421	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 18:57:45	en
sync.item.modts	2025.01.15 16:02:23	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Simulátor procesoru s operací násobení

Files

Original bundle

Collections