but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Jaroš, Ph.D. (místopředseda) doc. Mgr. Lukáš Holík, Ph.D. (člen) Ing. Michal Hradiš, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm B. Otázky u obhajoby: U režimu ECB uvádíte, že není odolný vůči útoku s výběrem otevřeného textu (chosen-plaintext attack). V čem tento útok spočívá a k čemu ho může útočník zneužít? Proč byl pro srovnání propustnosti výsledného řešení se softwarovou implementací vybrán právě ARM Cortex-M4 běžící na velmi nízké frekvenci? Proč nebyla zvolena výkonnější varianta ARM procesoru?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kořenek, Jan	cs
dc.contributor.author	Fruněk, Lukáš	cs
dc.contributor.referee	Fukač, Tomáš	cs
dc.date.created	2021	cs
dc.description.abstract	Tato práce se zabývá návrhem a implementací šifrovacích algoritmů DES a AES, operující v režimu CTR. Navržené moduly jsou implementovány v jazyce VHDL a slouží k umístění do programovatelných hradlových polí FPGA, konkrétně pro zařízení Intel Arria 10 SX 480. Algoritmy jsou optimalizovány s cílem dosáhnout maximální propustnosti za použití rozvinutí a vnitřního zřetězení iterací algoritmů. Navržený šifrovací modul DES dosahuje propustnosti 26.2 Gbit/s při obvodové frekvenci 410 MHz, a modul AES dosahuje propustnosti 34.6 Gbit/s při obvodové frekvenci 271 MHz, což je řádově tisícinásobné zrychlení oproti softwarovým implementacím stejných algoritmů pro vestavěné procesory.	cs
dc.description.abstract	The thesis deals with the design and implementation of the encryption algorithms DES and AES, operating in the CTR mode. The designed modules are implemented in the VHDL language and are mapped in the FPGA Intel Arria 10 SX 480. Algorithms are optimized for maximum throughput using loop unrolling and inner pipelining. The encryption module for DES reaches throughput of 26.2 Gbit/s with the circuit operating 410 MHz, and the module for AES reaches throughput of 34.6 Gbit/s with the circuit operating at 271 MHz. The reached throughput is in the order of thousand times faster than of the same encryption algorithms implemented in software for built-in microprocessors.	en
dc.description.mark	B	cs
dc.identifier.citation	FRUNĚK, L. Implementace šifrovacích algoritmů v jazyce VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2021.	cs
dc.identifier.other	136546	cs
dc.identifier.uri	http://hdl.handle.net/11012/199392
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	šifrování	cs
dc.subject	symetrická šifra	cs
dc.subject	bloková šifra	cs
dc.subject	DES	cs
dc.subject	AES	cs
dc.subject	režím čítače	cs
dc.subject	CTR	cs
dc.subject	FPGA	cs
dc.subject	VHDL	cs
dc.subject	encryption	en
dc.subject	symmetric cipher	en
dc.subject	block cipher	en
dc.subject	DES	en
dc.subject	AES	en
dc.subject	counter mode	en
dc.subject	CTR	en
dc.subject	FPGA	en
dc.subject	VHDL	en
dc.title	Implementace šifrovacích algoritmů v jazyce VHDL	cs
dc.title.alternative	Implementation of Encryption Algorithms in VHDL Language	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2021-06-17	cs
dcterms.modified	2021-06-19-12:16:32	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	136546	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 19:36:15	en
sync.item.modts	2025.01.15 23:44:38	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Implementace šifrovacích algoritmů v jazyce VHDL

Files

Original bundle

Collections