Generátor ladicího nástroje na čipu
Loading...
Date
Authors
Hrbáček, Radek
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
ORCID
Abstract
Tato bakalářská práce se zabývá návrhem a implementací ladicího rozhraní procesoru a jeho napojení na hardware generovaný nástroji projektu Lissom. V práci jsou nejprve podrobně popsány standardy JTAG a Nexus 5001, kterým implementované rozhraní vyhovuje. Praktická část práce zahrnuje popis vyvinutého nástroje a jeho testování. Výsledkem práce je funkční ladicí nástroj otestovaný společně s procesorem Codea na výukové platformě FITKit.
This bachelor's thesis deals with the design and implementation of an on-chip debugger and its connection to the hardware generated using software tools developed as a part of the Lissom project. The first part introduces the JTAG and Nexus 5001 standards, which the implemented interface complies with. The practical part includes detailed description of the developed tool and its testing. The result is a functional on-chip debugger that has been tested with the Codea processor on the FITKit educational platform.
This bachelor's thesis deals with the design and implementation of an on-chip debugger and its connection to the hardware generated using software tools developed as a part of the Lissom project. The first part introduces the JTAG and Nexus 5001 standards, which the implemented interface complies with. The practical part includes detailed description of the developed tool and its testing. The result is a functional on-chip debugger that has been tested with the Codea processor on the FITKit educational platform.
Description
Keywords
ladění kódu , JTAG , Nexus 5001 , Lissom , VHDL , vestavěný systém , debugging , JTAG , Nexus 5001 , Lissom , VHDL , embedded system
Citation
HRBÁČEK, R. Generátor ladicího nástroje na čipu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Václav Dvořák, DrSc. (předseda)
doc. Ing. Vladimír Janoušek, Ph.D. (místopředseda)
Ing. Vladimír Bartík, Ph.D. (člen)
doc. Ing. Petr Matoušek, Ph.D., M.A. (člen)
Ing. Aleš Smrčka, Ph.D. (člen)
Date of acceptance
2011-06-13
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Které části ladicího rozhraní zabírají největší plochu čipu? Ovlivnilo přidání ladicího rozhraní k procesoru Codea délku kritické cesty? Změnila se maximální frekvence procesoru?
Result of defence
práce byla úspěšně obhájena