Implementace logického analyzátoru do FPGA

Simple item page
but.committeedoc. Ing. Jiří Bayer, CSc. (předseda) prof. Ing. Petr Pivoňka, CSc. (místopředseda) Ing. Zdeněk Havránek, Ph.D. (člen) Ing. Petr Honzík, Ph.D. (člen) doc. Ing. Václav Jirsík, CSc. (člen) Ing. Tomáš Macho, Ph.D. (člen)cs
but.defenceStudent obhájil bakalářskou práci.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorGogol, Františekcs
dc.contributor.authorKořínek, Milancs
dc.contributor.refereeValach, Soběslavcs
dc.date.created2012cs
dc.description.abstractBakalářská práce se zabývá implementací jednoduchého logického analyzátoru postaveného na vývojovém kitu Spartan-3E Starter Kit. Byla vyvinuta měřicí deska elektroniky s šestnácti měřícími kanály a s pěti výstupy. Výstupy lze použít jako generátory obdélníkového signálu. Vstupy i výstupy jsou opatřeny přepěťovou ochranou. Výsledná aplikace běží na softwarovém procesoru Microblaze. Na dotykovém LCD displeji se zobrazuje jednoduché grafické rozhraní aplikace, které lze pohodlně ovládat díky dotykovému panelu.cs
dc.description.abstractThe thesis deals with the implementation of a simple logic analyzer built on the Spartan-3E Starter Kit development kit. A measuring electronics board with sixteen measuring channels and five outputs was developed. Outputs can be used as square wave generators. Inputs and outputs are protected by overvoltage protection circuitry. The application is run on a MicroBlaze software processor. The LCD touchscreen displays an easy graphical interface which can be conveniently controlled through the touch panel.en
dc.description.markAcs
dc.identifier.citationKOŘÍNEK, M. Implementace logického analyzátoru do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2012.cs
dc.identifier.other52013cs
dc.identifier.urihttp://hdl.handle.net/11012/8749
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectLogický analyzátorcs
dc.subjectSpartan-3E Starter Kitcs
dc.subjectVHDLcs
dc.subjectXilinxcs
dc.subjectMicroblazecs
dc.subjectDotykový LCD displejcs
dc.subjectLogic analyzeren
dc.subjectSpartan-3E Starter Kiten
dc.subjectVHDLen
dc.subjectXilinxen
dc.subjectMicroblazeen
dc.subjectLCD touchscreenen
dc.titleImplementace logického analyzátoru do FPGAcs
dc.title.alternativeLogic analyzer implementation into the FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2012-06-12cs
dcterms.modified2012-06-14-08:48:38cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid52013en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 13:23:26en
sync.item.modts2025.01.15 18:38:29en
thesis.disciplineAutomatizační a měřicí technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav automatizace a měřicí technikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.46 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
4.77 MB
Format:
Unknown data format
Description:
file appendix-1.zip
Download
Thumbnail Image
Name:
review_52013.html
Size:
4.35 KB
Format:
Hypertext Markup Language
Description:
file review_52013.html
Download
Collections
2012