Řadič rekonfigurace FPGA odolný proti poruchám

Simple item page
but.committeedoc. Ing. Ondřej Ryšavý, Ph.D. (předseda) doc. Ing. Petr Fišer, Ph.D. (člen) doc. RNDr. Matěj Zdeněk, Ph.D. (člen) prof. Ing. Zdeněk Plíva, Ph.D. (člen) prof. Ing. Václav Přenosil, CSc. (člen)cs
but.defenceThe student presented the goals and results, which he achieved within the solution of the dissertation. The student has competently answered the questions of the committee members and reviewers and guests. The discussion is recorded on the discussion sheets, which are attached to the protocol. Number of discussion sheets: 3 The committee has agreed unanimously that the student has fulfilled requirements for being awarded the academic title Ph.D.cs
but.jazykangličtina (English)
but.programVýpočetní technika a informatikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKořenek, Janen
dc.contributor.authorPánek, Richarden
dc.contributor.refereeFišer, Petren
dc.contributor.refereeSchölzel, Marioen
dc.date.accessioned2025-03-27T11:20:50Z
dc.date.available2025-03-27T11:20:50Z
dc.date.createdcs
dc.description.abstractProgramovatelná hradlová pole (FPGAs) jsou hojně využívána pro svůj výpočetní výkon, avšak jejich náchylnost k poruchám způsobeným radiací představuje výzvu zejména ve vesmírných aplikacích. FPGA mohou být využita při zpracování nashromážděných dat při zkoumání vesmírných těles během nejrůznějších vesmírných misí. Tato práce se zabývá využitím rekonfigurace pro zotavení se z poruch konfigurační paměti FPGA. Rekonfigurace je využita k opravě poškozených modulů v odolném systému založeném na tří modulové redundanci (TMR). Pro návrháře odolných systémů je důležité rychle odhadnout odolnost navrhovaného systému v prostředí jeho zamýšleného nasazení. Proto jsme vyvinuli simulační nástroj pro odhad odolnosti systému v nepříznivém prostředí. Odolnost systému založeného na TMR s rekonfigurací je ovlivněna poruchovostí a dobou potřebnou k opravě. Za parametry nástroje pro odhad odolnosti jsme proto navrhli náchylnost FPGA k poruchám konfigurační paměti a čas potřebný k opravě TMR modulu. Náš nástroj je založen na závislosti mezi odolností systému, četností poruch a dobou nutnou k opravě. Pochopení, jak se doba rekonfigurace mění s velikostí modulu, je zásadní pro optimalizaci odolnosti systému. Z experimentálně pozorované nelineární závislosti mezi těmito parametry jsme odvodili, že doba rekonfigurace má významnější vliv na odolnost v prostředích s vyšší frekvencí poruch. Přesnost navrženého nástroje je ověřena na reálném systému, kdy jsou umělé poruchy injektovány přímo do konfigurační paměti FPGA. Dále se tato práce zaměřuje na zlepšení odolnosti proti poruchám samotného řadiče rekonfigurace. Odolnost řadiče je vyhodnocena identifikací jeho kritických bitů, tj. specifických bitů konfigurační paměti, jejichž změna vede k selhání. Stěžejním vlastností odolného řadiče rekonfigurace je jeho schopnost samočinné opravy rekonfigurací. V této práci je takový řadič navržen a důkladně testován injektáží umělých poruch do konfigurační paměti FPGA, aby se vyhodnotila odolnost proti poruchám celého systému. Vyhodnocovací systém zahrnuje benchmarkové obvody a řadič rekonfigurace, což umožňuje analyzovat vliv řadiče na životnost celého systému. Samo opravný řadič vždy prodloužil životnost odolného systému na jednom FPGA a dosáhl až 69 % nárůstu odolnosti ve srovnání s obvody pouze v TMR.en
dc.description.abstractField-Programmable Gate Arrays (FPGAs) are widely utilized for their computational power, but their susceptibility to radiation-induced faults poses a significant challenge, especially in space applications. FPGAs help process data collected from various instruments during space missions to explore celestial bodies. This thesis addresses the crucial issue of mitigating faults in FPGA configuration memory using reconfiguration mechanisms. Reconfiguration is used to repair a damaged modules in a resilient system based on Triple Modular Redundancy (TMR). For designers of resilient systems, it is crucial to quickly estimate the resilience of a proposed system in its deployment environment. Therefore, we have developed a simulation-based tool to estimate system resilience in harsh environments. The resilience of a TMR-based system with reconfiguration is primarily affected by fault rate and repair time. As key parameters for the estimator, we proposed the susceptibility of the FPGA to configuration memory failures and the time required to repair the TMR module. The tool analyzes the correlation between system resilience, failure frequency, and repair time. Understanding how reconfiguration time varies with module size is essential in optimizing system resilience. From the experimentally observed nonlinear dependence between these parameters, we deduced that reconfiguration time has a more significant impact on resilience in environments with higher fault frequencies. The accuracy of the proposed estimation tool has been validated on a real system by injecting artificial faults into the FPGA configuration memory. We further focus on improving the fault tolerance of the reconfiguration controller itself. The controller’s resilience is evaluated by identifying its critical bits---specific configuration memory bits whose change leads to failures. A pivotal feature of a resilient reconfiguration controller is its ability to self-repair through reconfiguration. In this thesis, such a controller is designed and rigorously tested by injecting artificial faults into the FPGA’s configuration memory to evaluate the fault resilience of the entire system. The evaluation setup includes benchmark circuits and a reconfiguration controller, allowing us to analyze the controller's impact on the overall system’s lifespan. The self-repairing controller consistently extended the lifespan of the resilient single-FPGA system, achieving up to a 69 % increase compared to circuits that only utilize TMR.cs
dc.description.markPcs
dc.identifier.citationPÁNEK, R. Řadič rekonfigurace FPGA odolný proti poruchám [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .cs
dc.identifier.other161919cs
dc.identifier.urihttps://hdl.handle.net/11012/250649
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectŘadič rekonfiguraceen
dc.subjectFPGAen
dc.subjectodolnost proti poruchámen
dc.subjectvyhodnocení odolnosti proti poruchámen
dc.subjectSEUen
dc.subjectinjektáž umělých poruchen
dc.subjectReconfiguration Controllercs
dc.subjectFPGAcs
dc.subjectFault Tolerancecs
dc.subjectFault Tolerance Evaluationcs
dc.subjectSEUcs
dc.subjectArtificial Faults Injectioncs
dc.titleŘadič rekonfigurace FPGA odolný proti poruchámen
dc.title.alternativeFault-tolerant FPGA reconfiguration controllercs
dc.typeTextcs
dc.type.driverdoctoralThesisen
dc.type.evskpdizertační prácecs
dcterms.modified2024-12-11-11:23:42cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid161919en
sync.item.dbtypeZPen
sync.item.insts2025.03.27 12:20:50en
sync.item.modts2025.01.16 00:10:06en
thesis.disciplineVýpočetní technika a informatikacs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelDoktorskýcs
thesis.namePh.D.cs
Files
Original bundle
Now showing 1 - 5 of 6
Thumbnail Image
Name:
final-thesis.pdf
Size:
6.84 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.pdf
Size:
308.77 KB
Format:
Adobe Portable Document Format
Description:
file appendix-1.pdf
Download
Thumbnail Image
Name:
Posudek-Vedouci prace-anon_stanovisko_skolitele.pdf
Size:
744.04 KB
Format:
Adobe Portable Document Format
Description:
file Posudek-Vedouci prace-anon_stanovisko_skolitele.pdf
Download
Thumbnail Image
Name:
Posudek-Oponent prace-PHD_thesis_review_finalPanekFiser.pdf
Size:
554.99 KB
Format:
Adobe Portable Document Format
Description:
file Posudek-Oponent prace-PHD_thesis_review_finalPanekFiser.pdf
Download
Thumbnail Image
Name:
Posudek-Oponent prace-anonam_PHD_thesis_review_final.pdf
Size:
122 KB
Format:
Adobe Portable Document Format
Description:
file Posudek-Oponent prace-anonam_PHD_thesis_review_final.pdf
Download
Collections
2023