Hardwarová akcelerace analýzy a extrakce položek z hlaviček paketů
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kořenek, Jan | cs |
| dc.contributor.author | Polčák, Libor | cs |
| dc.contributor.referee | Tobola, Jiří | cs |
| dc.date.created | cs | |
| dc.description.abstract | Tato práce se zabývá analýzou paketů a jejich zpracováním ve vysokorychlostních sítích za použití FPGA. Byl navržen model analýzy protokolů a vhodná hardwarové architektura. Popis protokolů je možno vytvořit pomocí XML, který je automatizovaně převeden do popisu ve VHDL. Díky tomu, že se zpracovává současně více bajtů, případně hlaviček protokolů, v jednom hodinovém cyklu, je navržená jednotka schopna zpracovávat pakety na rychlostech 10 Gb/s. | cs |
| dc.description.abstract | This work deals with packet analysis and processing for high speed networks using FPGA. Model of the analysis and hardware architecture have been proposed. Protocols can be specified in XML. Automated tool is able to convert this specification to VHDL. As mul- tiple bytes and protocol headers are processed within one clock cycle simultaneously, the proposed unit is able to handle packet processing on 10 Gbps speed and higher. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | POLČÁK, L. Hardwarová akcelerace analýzy a extrakce položek z hlaviček paketů [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 25060 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/55381 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Síť | cs |
| dc.subject | analýza paketů | cs |
| dc.subject | extrakce položek | cs |
| dc.subject | FPGA. | cs |
| dc.subject | Network | en |
| dc.subject | packet analysis | en |
| dc.subject | header field extraction | en |
| dc.subject | FPGA | en |
| dc.title | Hardwarová akcelerace analýzy a extrakce položek z hlaviček paketů | cs |
| dc.title.alternative | Hardware Acceleration of Analysis and Header Field Extraction | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.modified | 2020-05-09-23:40:06 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 25060 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.19 16:50:25 | en |
| sync.item.modts | 2025.01.17 11:10:20 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |