Měnič pro BLDC motor
| but.committee | doc. Ing. Radoslav Cipín, Ph.D. (předseda) Ing. Dalibor Červinka, Ph.D. (místopředseda) Ing. Jan Martiš, Ph.D. (člen) Ing. Lukáš Dostál, Ph.D. (člen) Ing. Veronika Novotná, Ph.D. (člen) Ing. Marcel Janda, Ph.D. (člen) | cs |
| but.defence | Student ohajoval diplomovou práci na téma Měnič pro BLDC motor. Nejdříve komisi seznámil s cíli práce. Dále se věnoval blokovému schématu měniče, návrhu jednotlivých prvků. Prezentoval nákresy jednotlivých obvodů měniče, úkoly jednotlivých pinů mikrokontroleru. Dále komisi ukázal 3D model měniče a popsal jeho vlastnosti. Popis věnoval také desce plošných spojů. Následně prezentoval také simulace oteplení chladiče metodou konečných prvků. Na závěr shrnul své poznatky. Otázky oponenta byly zodpovězeny. Na doplňující otázky komise odpovídal pohotově a komise byla velmi spokojená. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Silnoproudá elektrotechnika a výkonová elektronika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Knobloch, Jan | cs |
| dc.contributor.author | Němec, Petr | cs |
| dc.contributor.referee | Červinka, Dalibor | cs |
| dc.date.created | 2021 | cs |
| dc.description.abstract | Cílem této diplomové práce je návrh výkonového měniče pro BLDC motor 48 V/2 kW. Je kladen důraz na malé rozměry finální desky plošného spoje. Jsou proto použity výkonové tranzistory STL135N8F7AG v malých SMD pouzdrech PowerFlat 5x6. Pro snížení plošného rozměru DPS jsou elektrolytické kondenzátory osazeny na samostatné desce, která je umístěna nad hlavní DPS. V meziobvodu jsou použity také malé vysokokapacitní keramické kondenzátory 22F/100V umístěné co nejblíže k výkonovým tranzistorům. K řízení motoru je použito mikrokontroleru STM32G474RE s využitím časovače HRTIM1. První část této práce je ve stručnosti věnována teorii konstrukce a řízení BLDC motorů. Následující části jsou zaměřeny na návrh prvků, vhodné schéma zapojení a oživení některých částí měniče. | cs |
| dc.description.abstract | The goal of this Master thesis is to design a power convertor for BLDC motor 48V/2kW. Emphasis is placed on the small dimensions of the final printed circuit board. Therefore, power SMD transistors STL135N8F7AG are used in small packages PowerFlat 5x6. To reduce area of the PCB, electrolytic capacitors are mounted on a separate board, which is located above the main PCB. Small high-capacity 22F/100V ceramic capacitors are used in the DC-LINK as well. They are located as close as possible to the power SMD tranzistors. Control logic will be provided by microprocesor STM32G474RE. High resolution timer HRTIM1 is used. The first part of this thesis is devoted to the brief description of BLDC motor construction and driving. Next parts are focused on the design itself. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | NĚMEC, P. Měnič pro BLDC motor [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021. | cs |
| dc.identifier.other | 133108 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/197371 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Miniaturizace | cs |
| dc.subject | měnič | cs |
| dc.subject | BLDC motor | cs |
| dc.subject | MOSFET STL135N8F7AG | cs |
| dc.subject | budiče L6498DT | cs |
| dc.subject | mikrokontroler STM32G474RE | cs |
| dc.subject | HRTIM1 | cs |
| dc.subject | separovaná kondenzátorová deska | cs |
| dc.subject | Ansys Steady State Thermal | cs |
| dc.subject | Miniaturization | en |
| dc.subject | convertor | en |
| dc.subject | BLDC motor | en |
| dc.subject | MOSFET STL135N8F7AG | en |
| dc.subject | driver L6498DT microcontroller STM32G474RE | en |
| dc.subject | separated capacitor board | en |
| dc.subject | Ansys Steady State Thermal | en |
| dc.title | Měnič pro BLDC motor | cs |
| dc.title.alternative | BLDC motor controller | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2021-06-14 | cs |
| dcterms.modified | 2021-06-16-08:04:34 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 133108 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:29:03 | en |
| sync.item.modts | 2025.01.15 21:06:38 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav výkonové elektrotechniky a elektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |