Vliv rozlišení MDAC na bloky řetězového převodníku AD
| but.committee | prof. Ing. Jaromír Brzobohatý, CSc. (předseda) doc. Ing. Jiří Háze, Ph.D. (místopředseda) Ing. Ondřej Sajdl, Ph.D. (člen) doc. Ing. Antonín Rek, CSc. (člen) Ing. Jiří Špinka (člen) | cs |
| but.defence | V práci zmiňujete INL a DNL. Jaký je efektivní počet bitů Vámi navrženého převodníku? Proč nemáte v práci uvedené hodnoty dosažených dynamických parametrů? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Háze, Jiří | cs |
| dc.contributor.author | Kledrowetz, Vilém | cs |
| dc.contributor.referee | Fujcik, Lukáš | cs |
| dc.date.accessioned | 2018-10-21T20:40:18Z | |
| dc.date.available | 2018-10-21T20:40:18Z | |
| dc.date.created | 2009 | cs |
| dc.description.abstract | Práce se zabývá vlivem MDAC na ostatní bloky řetězového převodníku. MDAC je realizováno v rozlišení 1,5 a 2,5 bitu technikou spínaných kapacitorů (SC) v technologii CMOS 0,7 m. MDAC jsou analyzovány a porovnány. | cs |
| dc.description.abstract | This work deals with the influence of MDAC (multiplying DAC) resolution on basic blocks of pipelined AD converter. The MDAC was designed with 1,5 and 2,5 bits resolution structure using switched capacitor technique (SC) utilizing CMOS 0,7 m technology. Basic stages of this pipelined ADC are analyzed and compared. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | KLEDROWETZ, V. Vliv rozlišení MDAC na bloky řetězového převodníku AD [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009. | cs |
| dc.identifier.other | 18307 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/9586 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | řetězový převodník AD | cs |
| dc.subject | MDAC | cs |
| dc.subject | rozlišení | cs |
| dc.subject | pipelined ADC | en |
| dc.subject | MDAC | en |
| dc.subject | resolution | en |
| dc.title | Vliv rozlišení MDAC na bloky řetězového převodníku AD | cs |
| dc.title.alternative | The influence of MDAC resolution on basic blocks of pipelined AD converter | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2009-06-08 | cs |
| dcterms.modified | 2009-07-07-11:45:34 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 18307 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 15:16:14 | en |
| sync.item.modts | 2021.11.12 14:33:02 | en |
| thesis.discipline | Mikroelektronika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |