Transformace popisu procesoru v jazyce CodAL do struktur SystemC

but.committeeprof. Ing. Lukáš Sekanina, Ph.D. (předseda) prof. Ing. Miroslav Švéda, CSc. (místopředseda) Ing. František Grézl, Ph.D. (člen) Ing. Martin Hrubý, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: V technické zprávě je v kapitole 6 popsáno, že proces převodu modelu procesoru v jazyce CodAL do struktur jazyka SystemC probíhá ve čtyřech fázích: Tvorba abstraktního syntaktického stromu z reprezentace v jazyce CodAL. Serializace/deserializace do/z formátu XML. Stavba vnitřního modelu. Převod vnitřního modelu do struktur jazyka SystemC. Proč je nutné provádět serializaci a deserializaci uvedenou v bodě 2 a není možné provést přímý převod? Jaké výhody tento krok přináší?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorPřikryl, Zdeněkcs
dc.contributor.authorOndruš, Tomášcs
dc.contributor.refereeHynek, Jiřícs
dc.date.created2015cs
dc.description.abstractCílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.cs
dc.description.abstractThe goal of this thesis is to create a generator of simulators and hardware representation of application specific processors in a SystemC language. An aim of the first part is to create a wrapper layer compatible with SystemC TLM 2.0 that wraps an existing simulator to avail modeling of transaction oriented systems. The second part is a generator of a hardware representation for the processor that is suitable not only for logical synthesis, but also for the simulation on a cycle accurate level. A final result is a state of the art solution comparable to existing generators.en
dc.description.markAcs
dc.identifier.citationONDRUŠ, T. Transformace popisu procesoru v jazyce CodAL do struktur SystemC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.cs
dc.identifier.other88586cs
dc.identifier.urihttp://hdl.handle.net/11012/64146
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectSystemCcs
dc.subjectCodasipcs
dc.subjectCodALcs
dc.subjectTLMcs
dc.subjectgenerátorcs
dc.subjectprocesorcs
dc.subjectASIPcs
dc.subjecttransakčné systémycs
dc.subjectSystemCen
dc.subjectCodasipen
dc.subjectCodALen
dc.subjectTLMen
dc.subjectgeneratoren
dc.subjectprocessoren
dc.subjectASIPen
dc.subjecttransaction oriented systemsen
dc.titleTransformace popisu procesoru v jazyce CodAL do struktur SystemCcs
dc.title.alternativeTransformation of a Processor Description in CodAL to SystemC Structuresen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2015-06-15cs
dcterms.modified2020-05-10-16:11:58cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid88586en
sync.item.dbtypeZPen
sync.item.insts2025.03.18 18:53:29en
sync.item.modts2025.01.15 18:07:01en
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
484.25 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-17200_v.pdf
Size:
85.85 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-17200_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-17200_o.pdf
Size:
88.41 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-17200_o.pdf
Loading...
Thumbnail Image
Name:
review_88586.html
Size:
1.46 KB
Format:
Hypertext Markup Language
Description:
file review_88586.html
Collections