Transformace popisu procesoru v jazyce CodAL do struktur SystemC
Loading...
Date
Authors
Ondruš, Tomáš
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Cílem této práce je vytvořit generátor simulátorů a hardwarové reprezentace aplikačne specifických procesorů v jazyce SystemC. Prvním úkolem je vytvořit zapouzdřující vrstvu kompatibilní se SystemC TLM 2.0, která zapouzdřuje existující simulátor pro potřeby transakčně orientovaných systémů. Druhý úkolem je vytvořit generátor hardwarové reprezentace procesoru. Vygenerovaný kód je vhodný nejen k syntéze procesoru, ale také k simulaci na úrovní cyklů. Výsledné řešení dosahuje komerčních kvalit srovnatelných s existujícími generátory.
The goal of this thesis is to create a generator of simulators and hardware representation of application specific processors in a SystemC language. An aim of the first part is to create a wrapper layer compatible with SystemC TLM 2.0 that wraps an existing simulator to avail modeling of transaction oriented systems. The second part is a generator of a hardware representation for the processor that is suitable not only for logical synthesis, but also for the simulation on a cycle accurate level. A final result is a state of the art solution comparable to existing generators.
The goal of this thesis is to create a generator of simulators and hardware representation of application specific processors in a SystemC language. An aim of the first part is to create a wrapper layer compatible with SystemC TLM 2.0 that wraps an existing simulator to avail modeling of transaction oriented systems. The second part is a generator of a hardware representation for the processor that is suitable not only for logical synthesis, but also for the simulation on a cycle accurate level. A final result is a state of the art solution comparable to existing generators.
Description
Citation
ONDRUŠ, T. Transformace popisu procesoru v jazyce CodAL do struktur SystemC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Lukáš Sekanina, Ph.D. (předseda)
prof. Ing. Miroslav Švéda, CSc. (místopředseda)
Ing. František Grézl, Ph.D. (člen)
Ing. Martin Hrubý, Ph.D. (člen)
doc. Ing. Jiří Jaroš, Ph.D. (člen)
Date of acceptance
2015-06-15
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. Otázky u obhajoby: V technické zprávě je v kapitole 6 popsáno, že proces převodu modelu procesoru v jazyce CodAL do struktur jazyka SystemC probíhá ve čtyřech fázích: Tvorba abstraktního syntaktického stromu z reprezentace v jazyce CodAL. Serializace/deserializace do/z formátu XML. Stavba vnitřního modelu. Převod vnitřního modelu do struktur jazyka SystemC. Proč je nutné provádět serializaci a deserializaci uvedenou v bodě 2 a není možné provést přímý převod? Jaké výhody tento krok přináší?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení