Realizace výukového vícekanálového zvukového obvodu
Loading...
Date
Authors
Homzová, Eliška
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato práce se zabývá realizací výukového vícekanálového zvukového obvodu, který bude následně použit jako laboratorní úloha pro výuku v kurzu „Logické obvody a systémy“. Práce zahrnuje přehled principů generování vícekanálového zvuku, výběr vhodné architektury programovatelného zvukového generátoru a její implementaci do hradlového pole. Součástí práce je také návrh komunikace mezi vývojovými deskami a PC.
The main goal of this bachelor thesis is an implementation of an educational multichannel sound circuit, which will be used as a laboratory exercise in the course called "Logical circuits and systems". This paper includes an overview of principles of multichannel sound generation, selection of a suitable architecture of programmable sound generator and its implementation into the FPGA. Part of the work is also a design of communication between development boards and PC.
The main goal of this bachelor thesis is an implementation of an educational multichannel sound circuit, which will be used as a laboratory exercise in the course called "Logical circuits and systems". This paper includes an overview of principles of multichannel sound generation, selection of a suitable architecture of programmable sound generator and its implementation into the FPGA. Part of the work is also a design of communication between development boards and PC.
Description
Citation
HOMZOVÁ, E. Realizace výukového vícekanálového zvukového obvodu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
prof. Ing. Pavel Václavek, Ph.D. (předseda)
doc. Ing. Petr Beneš, Ph.D. (místopředseda)
Ing. Martin Čala, Ph.D. (člen)
Ing. Tomáš Jílek, Ph.D. (člen)
Ing. Petr Petyovský, Ph.D. (člen)
Ing. Radek Štohl, Ph.D. (člen)
Date of acceptance
2021-06-15
Defence
Studentka předloženou práci obhájila.
Otázku oponenta "Jak lze ve VHDL efektivně pracovat s větším množstvím datových objektů např. registry?" zodpověděla bez výhrad.
Otázku oponenta "K čemu slouží omezení resp. nastavení pracovní frekvence pro FPGA?" zodpověděla bez výhrad.
Otázku oponenta "Jak je možné vyhnout se nežádoucím stavům s asynchronním resetem?" zodpověděla bez výhrad.
Otázku oponenta "Jak bude vypadat spektrum signálu vstupujícího do analogového zesilovače a proč pracuje ve třídě D?" zodpověděla i na doplňující dotaz.
V průběhu odborné rozpravy odpověděla na dotazy doplňující prezentaci.
Dále odpověděla na dotazy týkající se vysokofrekvenčních nedokonalostí řešení.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení