HOMZOVÁ, E. Realizace výukového vícekanálového zvukového obvodu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.
Zadání bakalářské práce patřilo svým rozsahem mezi obtížnější a to z důvodů požadované praktické realizace zařízení. Cílem práce bylo navrhnout komplexnější laboratorní úlohu do kurzu: Logické obvody a systémy. Tento kurz je zařazen do 2. ročníku bakalářského studijního programu a věnuje se konstrukci logických obvodů a základům jazyka VHDL, který je určen pro definici a simulaci HW těchto obvodů. Původní laboratorní úlohy tohoto kurzu jsou sice názorné, ale pro svoji jednoduchost také pro studenty méně atraktivní. Úkolem studentky Elišky Homzové bylo v rámci řešení této práce navrhnout laboratorní úlohu, která bude pro budoucí studenty kurzu atraktivní svojí funkcionalitou. Požadavkem však zůstalo, aby přes vyšší komplexnost úlohy bylo zadání díky vhodnému rozdělení na předpřipravenou a studenty realizovanou část, stále zvládnutelné v časovém rámci 3 vyučovacích hodin, který je vyhrazen na jedno laboratorní cvičení. Studentka v rámci konzultací zvolila vhodnou laboratorní úlohu, kterou se stala realizace jednoduchého zvukového obvodu. Na základě existujících hudebních dat, po správné implementaci zadáním požadovaných části obvodu v FPGA, si frekventant kurzu může ověřit správnost výsledné implementace, nejen simulací, ale také pomocí poslechu tří kanálového hudebního doprovodu, který je generován jím definovaným HW uvnitř FPGA na vývojovém kitu. V průběhu řešení práce byl jasně patrný zájem studentky o danou problematiku. Pracovala iniciativně, samostatně, účelně a své průběžné výsledky prezentovala na pravidelných konzultacích v průběhu celého studia. Studentka zvolila jako vhodný zvukový obvod reálný obvod Yamaha AY-3-8912, který si nejprve oživila pomocí prostředků mikroprocesorového kitu Arduino, aby si ověřila přesné detaily jeho fungování. Výsledkem práce je funkční realizace zadání laboratorní úlohy do uvedeného kurzu, která obsahuje, jak předem realizované části zvukového obvodu ve formě VHDL zdrojových textů, které frekventant kurzu přímo získá, ale také popis zadání, jak má realizovat chybějící části, aby získal funkční zvukový obvod, který je schopen na audio výstupu přehrát zadaný hudební doprovod. Text práce je na odpovídající odborné i formální úrovni. Studentka věnovala řešení práce dostatek času, jednotlivé úkoly si vhodně rozvrhla a přesto, že se v závěru dostala do časové tísně, dokázala ji svým zvýšeným úsilím překonat. Dosažené výsledky i formální zpracování práce jednoznačně svědčí o bakalářských schopnostech studentky. Předložené práci proto jednoznačně navrhuji hodnocení: Výborně – A. (94).
Předložená bakalářská práce řeší problematiku replikace standardních zvukových obvodů do hradlového pole typu FPGA pro laboratorní cvičení kurzu Logických obvodů a systémů. Vlastní text práce je rozdělen do pěti logicky navazujících kapitol doplněných o přílohy obsahující blokové schéma obvodu a zadání laboratorní úlohy pro studenty. První kapitola popisuje principy a metody generování digitálního vícekanálového zvuku včetně funkce standardních integrovaných obvodů, ze kterých bude vycházet následující konverze do FPGA. Další kapitoly jsou zaměřeny na realizaci a implementaci repliky integrovaného obvodu AY-3-891X v jazyku VHDL. Především se jedná o simulace elementárních logických bloků, ověření funkce v přehrávání hudebních souborů s reálným obvodem, tvorba softwarového vybavení a nezbytných modulů nutných pro splnění zadání. Z obsahového hlediska lze práci vytknout relativně malý rozsah teoretické části týkající se generování zvukových signálů (frekvenční spektra, vzorkovací frekvence, zázněje, intermodulace, zkreslení, vlastnosti výstupů, aliasing). Obdobné nedostatky lze postřehnout při zpracování ostatních částí BP, kde chybí popisy jednotlivých registru, analýza toku dat mezi jednotlivými bloky, časování signálů a jejich závislosti, není definován formát přenosu dat – MSB/LSB a další atributy významné pro kvalitní provedení technické dokumentace. Technická stránka práce a rozsah provedených činností vyvažuje slabší textovou část. Z předložené práce plyne silná orientace na praktickou část a vůle navržené řešení zprovoznit v maximální možné míře. V této části práce bych vytknul velmi nízký stupeň abstrakce využitý v jazyku VHDL. Je třeba si uvědomit, že cílem je psát efektivní a velmi dobře udržovatelný kód a to jak z hlediska simulace, syntézy a implementace na cílové platformy. Celý kód je psán s dominantním využitím strukturálního popisu na úkor popisu chování daných struktur. Další výtkou je absence nastavení omezení pro překladač a cílovou pracovní frekvenci zapojení. Obdobně rizikový je koncept aplikace asynchronního resetu, protože při náhodném uvolnění resetu, je neznámá relace mezi synchronizačním hodinovým signálem a vlastním resetem, tzn. existuje možnost porušení podmínek setup a hold time. Pro splnění tohoto úkolu předkladatelka prokázala schopnost nastudovat a použít problematiku hradlových polí, jazyka VHDL, C++, počítačů PC modulů Arduino, zesilovačů a dalších komponentů. Funkce navrženého obvodu byla demonstrována přiloženým videem s audio záznamem. V audio sekvenci je jasně slyšitelná vyšší frekvence, její charakter nemohl být blíže prozkoumán z důvodu absence konfiguračního souboru pro FPGA v BP. Zadání práce svým rozsahem patří k obtížnějším, splňuje všechny body zadání a lze ji doporučit k obhajobě. Klasifikace :A, 90 bodů
eVSKP id 134843