Víceúrovňový měnič s aktivními hradlovými budiči pro Fault Ride-Through
but.committee | doc. Ing. Tomáš Götthans, Ph.D. (předseda) doc. Ing. Aleš Povalač, Ph.D. (místopředseda) Ing. Václav Lazar, Ph.D. (člen) mjr. Ing. Markéta Vršecká, Ph.D. (člen) prof. RNDr. René Hudec, CSc. (člen) Ing. Václav Havlíček (člen) | cs |
but.defence | The student presents the results and procedures of his thesis. Secretary reads opinions from the thesis supervisor and opponent. The student agrees with the content of the opinions. The student answers opponent’s questions. Doc. Götthans: What is the benefit of third harmonic injection? The student presents a detailed answer. How is this related to non-linearity and efficiency? The student provides a satisfying answer. | cs |
but.jazyk | angličtina (English) | |
but.program | Space Applications | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Götthans, Tomáš | en |
dc.contributor.author | Klement, Dominik | en |
dc.contributor.referee | Holain, Martin | en |
dc.date.created | 2024 | cs |
dc.description.abstract | Tato práce se zabývá víceúrovňovými měniči, popisuje jejich výhody a současné/potenciální budoucí aplikace. Zaměřuje se na „Nested Neutral Point Piloted (NNPP)“ topologii a vývoj algoritmu řízení s aktivním vyrovnáváním napětí kondenzátoru a pokročilou vektorovou modulací pro tuto topologii. Tento algoritmus je ověřen pomocí simulací. Součástí práce je i návrh prototypu pro experimentální ověření. Práce je uzavřena porovnáním vyvinutého algoritmu s již existujícími metodami. | en |
dc.description.abstract | This thesis explores multilevel converters, highlighting their benefits and current/potential future applications. It focuses on the Nested Neutral Point Piloted (NNPP) topology and develops a fault ride-through control algorithm with active capacitor voltage balancing and space vector modulation. The algorithm is validated through simulation. A prototype is designed for experimental validation. The thesis concludes by comparing the proposed fault-tolerant algorithm with existing methods. | cs |
dc.description.mark | A | cs |
dc.identifier.citation | KLEMENT, D. Víceúrovňový měnič s aktivními hradlovými budiči pro Fault Ride-Through [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024. | cs |
dc.identifier.other | 159880 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/245938 | |
dc.language.iso | en | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | Nested Neutral Point Piloted měnič | en |
dc.subject | Fault Ride-through | en |
dc.subject | Aktivný hradlový budič | en |
dc.subject | Víceúrovňový měnič | en |
dc.subject | SiC MOSFET | en |
dc.subject | Výkonová elektronika | en |
dc.subject | Stacked Multicell topologie | en |
dc.subject | Vysoká spolehlivost | en |
dc.subject | Nested Neutral Point Piloted Converter | cs |
dc.subject | Fault Ride-through | cs |
dc.subject | Active gate driver | cs |
dc.subject | Multilevel converters | cs |
dc.subject | SiC MOSFET | cs |
dc.subject | Power Electronics | cs |
dc.subject | Stacked Multicell Topology | cs |
dc.subject | High reliability | cs |
dc.title | Víceúrovňový měnič s aktivními hradlovými budiči pro Fault Ride-Through | en |
dc.title.alternative | Multilevel Converter with Active Gate Drivers for Fault Ride-Through | cs |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2024-06-04 | cs |
dcterms.modified | 2024-06-06-08:59:05 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 159880 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.26 14:41:27 | en |
sync.item.modts | 2025.01.16 00:18:01 | en |
thesis.discipline | bez specializace | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 10.48 MB
- Format:
- Adobe Portable Document Format
- Description:
- file final-thesis.pdf
Loading...
- Name:
- appendix-1.zip
- Size:
- 1.96 MB
- Format:
- Unknown data format
- Description:
- file appendix-1.zip
Loading...
- Name:
- review_159880.html
- Size:
- 5.87 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_159880.html