Behaviorální syntéza digitálních obvodů

Simple item page
but.committeedoc. Ing. Petr Fiedler, Ph.D. (předseda) RNDr. Ladislav Mareček, CSc. (místopředseda) doc. Ing. Roman Šotner, Ph.D. (člen) Ing. Michal Řezníček, Ph.D. (člen) Ing. Ladislav Chladil, Ph.D. (člen)cs
but.defenceStudent seznámil komisi s řečením své bakalářské práce a odpověděl na otázky komise. 1)Jakým způsobem jste řešil konverzi datových typů? Student odpověděl. 2)Řešil jste i nějaké problémy přetečení datového typu? Studen odpověděl. 3)Jak velká byla testovací množina? Hodnoty byli náhodně generované, velikost množiny byla rovna 2^n. 3)Mohl byste odhadnout časovou efektivitu " high-level" syntézy v porovnání s konvenčním způsobem tvorby RTL popisů? Můžete porovnat výslednou plochu návrchu jednotlivých přístupů? Studen odpověděl.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorDvořák, Vojtěchcs
dc.contributor.authorJendrušák, Jáncs
dc.contributor.refereeFujcik, Lukášcs
dc.date.created2017cs
dc.description.abstractTáto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr.cs
dc.description.abstractThis thesis deals with practical test of high-level synthesis as a digital circuits design method and its current progress in creating RTL models. At first main tasks of HLS will be described together with C++ library of classes called SystemC, which implements hardware constructs, notion of time and hardware datatypes with arbitrary bit width. After that thesis focuses on discrete Fourier transform and its fast form of computation – fast Fourier transform. In the practical part of thesis reference FFT model is written in C++ language, which is later edited appropriately a synthesized with Stratus High-Level Synthesis tool into several hardware architectures.en
dc.description.markAcs
dc.identifier.citationJENDRUŠÁK, J. Behaviorální syntéza digitálních obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.cs
dc.identifier.other102979cs
dc.identifier.urihttp://hdl.handle.net/11012/68202
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectASICcs
dc.subjectbehaviorálna syntézacs
dc.subjectdiskrétna Fourierova transformáciacs
dc.subjectFPGAcs
dc.subjectHLScs
dc.subjectRTLcs
dc.subjectrýchla Fourierova transformáciacs
dc.subjectStratus High-Level Synthesiscs
dc.subjectSystemCcs
dc.subjectASICen
dc.subjectdiscrete Fourier transformen
dc.subjectfast Fourier transformen
dc.subjectFPGAen
dc.subjecthigh-level synthesisen
dc.subjectHLSen
dc.subjectRTLen
dc.subjectStratus High-Level Synthesisen
dc.subjectSystemCen
dc.titleBehaviorální syntéza digitálních obvodůcs
dc.title.alternativeHigh-Level Synthesis of Digital Circuitsen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2017-06-19cs
dcterms.modified2017-06-21-07:39:03cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid102979en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 23:51:08en
sync.item.modts2025.01.17 09:33:20en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.78 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
2.02 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_102979.html
Size:
4.23 KB
Format:
Hypertext Markup Language
Description:
file review_102979.html
Download
Collections
2017