Simulace šifrovacích algoritmů pomocí FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Bakalárska práca sa zaoberá so šifrovacím štandardom AES a následným návrhom šifrovacej a dešifrovacej komponenty vybratých operačných módoch v jazyku VHDL. V teoretickej časti práce je podrobnejšie rozoberatý fungovanie šifry a jednotlivých operačných módov. Teoretická časť ešte zahrňuje doseba stručný popis programovacieho jazyku VHDL, FPGA kariet a frameworku NetCOPE. Výstupom praktickej časti je stvorení návrh vo vývojovom prostredí Vivado od firmy Xilinx. Naprogramované sú šifrovacie a dešifrovacie komponenty pre operačné módy ECB, CBC, CTR, CFB. Výsledné simulácie a syntézne výsledky sú shrnuté v tabuľkách.
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
Description
Keywords
Kryptográfia, šifra, šifrovanie, dešifrovanie, šifrovací kľúč, symetrická kryptográfia, blokové šifry, AES, operačný mód, ECB, CBC, CFB, CTR, GCM, kryptogram, xorovanie, bit, bajt, inicializačný vektor, Galoisové pole, Substitucia bajtov, Rotácia riadkov, Zmiešanie stĺpcov, Pridanie iteračného kľuča, stavov, SBOX, rotácia, iteračný kľúč, Inverzná Substitúcia bajtov, Inverzná Rotácia riadkov, Inverzné Zmiešanie stĺpcov, VHDL, Xilinx, FPGA karty, komponent, COMBO-80G, NetCOPE, generic, buffer, FIFO buffer, Inverse SBOX, pomocný register, Vivado, simulácia, rozhranie, port, syntéza, Cryptography, cipher, encryption, decryption, cipher key, symetric cryptography, block cipher, AES, modes of operation, ECB, CBC, CFB, CTR, GCM, cryptogram, xor, bit, byte, initialization vector, Galois Field, Substitute bytes, Shift rows, Mix columns, Add Round Key, state, SBOX, rotate, iteration key, Inverse Substitute bytes, Inverse, Shift rows, Inverse Mix columns, VHDL, Xilinx, FPGA board, component, COMBO-80G, NetCOPE, generic, buffer, Vivado, simulation, interface, port, syntesis
Citation
NÉMETH, F. Simulace šifrovacích algoritmů pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.
Document type
Document version
Date of access to the full text
Language of document
sk
Study field
Teleinformatika
Comittee
doc. Ing. Vladislav Škorpil, CSc. (předseda)
doc. Ing. Ivo Lattenberg, Ph.D. (místopředseda)
Ing. David Smékal (člen)
Ing. Pavel Hanák, Ph.D. (člen)
Ing. Michal Polívka, Ph.D. (člen)
Ing. Jaroslav Vrána, Ph.D. (člen)
Date of acceptance
2017-06-19
Defence
Kolikrát je šifrovací nebo dešifrovací proces rychlejší na FPGA, než při použití běžného počítače?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení