Komprese videa v obvodu FPGA
Loading...
Date
Authors
Tomko, Jakub
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Práca sa venuje rozboru kompresného algoritmu formátu MJPEG a možnostiam jeho implementácie v obvode FPGA. Navrhnuté a vyskúšané boli tri metódy na zníženie dátového toku výsledného videa nad rámec formátu MJPEG. Tieto metódy umožňujú použiť formát MJPEG v aplikáciách vyžadujúcich nízku latenciu. Vyskúšané metódy zahŕňajú filtráciu šumu, použitie systému rozdielových snímok a použitie nižšej kvality videa. Na základe výsledkov bol navrhnutý obvod MJPEG kóderu a dekóderu optimalizovaný pre implementáciu do obvodu FPGA z rady Spartan-6, konkrétne XC6SLX45.
This thesis is focused on the compression algorithm's analysis of MJPEG format and its implementation in FPGA chip. Three additional video bitstream reduction methods have been evaluated for real-time low latency applications of MJPEG format. These methods are noise filtering, inter-frame encoding and lowering video's quality. Based on this analysis, a MJPEG codec has been designed for implementation into FPGA chip XC6SLX45, from Spartan-6 family.
This thesis is focused on the compression algorithm's analysis of MJPEG format and its implementation in FPGA chip. Three additional video bitstream reduction methods have been evaluated for real-time low latency applications of MJPEG format. These methods are noise filtering, inter-frame encoding and lowering video's quality. Based on this analysis, a MJPEG codec has been designed for implementation into FPGA chip XC6SLX45, from Spartan-6 family.
Description
Keywords
JPEG, MJPEG, kompresia obrazu, DCT, entropické kódovanie, DPCM, VLE, RLE, Huffmanovo kódovanie, filtrácia šumu, kódovanie rozdielových snímok, FPGA, VHDL, redukcia dátového toku, latencia, Full HD, JPEG, MJPEG, image compression, DCT, entropy encoding, DPCM, VLE, RLE, Huffman encoding, noise filtering, inter-frame encoding, FPGA, VHDL, bitstream reduction, latency, Full HD
Citation
TOMKO, J. Komprese videa v obvodu FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Mikroelektronika
Comittee
prof. Ing. Jaromír Hubálek, Ph.D. (předseda)
prof. Ing. Lubomír Hudec, DrSc. (místopředseda)
prof. Ing. Lukáš Sekanina, Ph.D. (člen)
doc. Ing. Radovan Novotný, Ph.D. (člen)
Dr.techn. Ing. Mária Bendová (člen)
Date of acceptance
2014-06-10
Defence
Student seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Další otázky na téma: definice faktoru kvality, původu největší latence a možností zvýšení pracovní frekvence a aktuální využitelnosti v praxi student do detailu výstižně zodpověděl.
Result of defence
práce byla úspěšně obhájena
Document licence
Přístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 10 roku/let